

HiperLCS-2 チップセット

オフライン LLC スイッチング電源用 IC
600 V FREDFET 同期整流および FluxLink フィードバックを内蔵

製品ハイライト

高集積化、実装スペースの小型化

- 最大 98.1% の効率
- 非常に少ない部品点数、実装面積が小さいパッケージ
- 最大 220 W まで連続で出力してもヒートシンクが不要
- セルフバイアス起動
- 600 V FREDFET、耐久性に優れたファストリカバリボディアダイオード、電流検出
- HB 自動デッドタイム及びハードスイッチ検出
- 選択可能なセンター周波数 (90, 120, 180, 240 kHz)
- 二次側検出とフィードバック制御によって高速過渡応答が実現できる
- 同期整流ドライバ
- FluxLink™ 内蔵、HIPOT 絶縁制御リンク

EcoSmart™ - 高エネルギー効率

- 入力センス回路を有し、無負荷時消費電力はわずか 41 mW
- 0-100% 負荷ステップで出力は常にレギュレーション範囲内
- 世界中のあらゆるエネルギー効率規制に容易に適合

優れた保護/安全性

- HB 及び SR シュートスルー保護
- 起動時のピンオープン/短絡確認
- システム短絡、過熱、HB OCP、FB オープン、高速入力ライン UV/OV、及び PMAX 保護

オプション機能

- オートリスタートまたはラッチタイプの出力 OVP/UVP 異常応答
- ラッチまたはヒステリシスの一次側過熱保護
- 外部異常検出及びリモート オン/オフ
- 突入電流リレー ドライブ出力ピン
- PFC 段に起動バイアスを提供

安全規格及び規制に完全に準拠

- 絶縁耐圧 4000 VAC を超える強化絶縁
- UL1577、CQC、及び TUV (EN62368-1) 安全認証取得

用途

- 最大 220 W 連続の高効率電源
- 消費者向け電気製品 - TV、PC、電動自転車、及び電動工具充電器

概要

HiperLCS™-2 チップセットは、ヒートシンクなしで最大 220 W の電源で、高効率化及び小型化を実現します。この IC チップセットを使用すると、LLC 共振型コンバータの設計と製造が簡素化されます。LCS72xxC 一次側デバイスには、制御、レベルシフト、ドライブ、セルフバイアス起動を備え、600 V FREDFET がハーフブリッジの配置で搭載されています。LSR2000C マスターコントローラ デバイスは、強化絶縁フィードバック、出力検出、SR の管理を提供します。

HiperLCS-2 には、入力過電圧及び低電圧保護、出力過電圧及び過熱シャットダウン保護を含めた複数の保護機能が内蔵されています。デバイス異常応答オプションは、充電器、アダプタ、消費者向け電気製品、産業用システムなどの用途で必要とされるラッチ動作とオートリスタート動作の一般的な組み合わせをサポートしています。

出力電力テーブル

Power Device	安全規格絶縁デバイス	385 VDC ±5%	
		アダプタ ¹	ピーク電力 ²
LCS7260C	LSR2000C	80 W	135 W
LCS7262C		120 W	205 W
LCS7265C		220 W	375 W

テーブル 1. 出力電力テーブル

注:

1. Power Device: 周囲温度 40°C、標準的な換気なしの密閉型標準サイズ アダプタでの最小連続電力。最大出力電力は、設計によって異なりますが、T_j が 110 °C 未満の条件下で適用されます。
2. 電源装置: 最小のピーク電力容量 (熱制限なし)。




図 1. 標準的なアプリケーション回路図。

図 2. 1 次側パッケージ InSOP-24C 上図



図 3. HiperLCS2-SR. 安全絶縁パッケージ、InSOP-24D 上図






図 4. 一次側コントローラ (ローサイド及びハイサイド)、ブロック図。




図 5. 安全絶縁及び二次側コントローラ ブロック図。

ピン機能の説明 – 一次側デバイス LCS726xC

ローサイド

PRIMARY GROUND (GD) (ピン 1)

一次側ゲートドライブ グランド。一次側供給ピン (BPL) に容量的にデカップリングする必要があります。

BURST MODE (BM) (ピン 2)

ディープバーストモード動作を示す小信号出力。外部の一次側回路を制御するために接続できます。

PRIMARY GROUND (GP) (ピン 3)

小信号一次側グランド。一次側 5 V (5VL) ピンに容量的にデカップリングする必要があります。

NO CONNECTION (NC) (ピン 4)

ピンは接続されていません。オープンのままにします。

BYPASS LOW-SIDE (BPL) (ピン 5)

一次側デバイス low-side の電源ピン。一次側 ゲートドライブ グランド (GD) ピンに容量的にデカップリングする必要があります。

PRIMARY LOW-SIDE 5 V (5VL) (ピン 6)

一次側の low-side、小信号 5 V IC 供給ピン。絶縁デバイス (LSR2000) の一次側にバイアス電力も提供します。5VL は一次側小信号グランド (GP) に容量的にデカップリングする必要があります。

FLUXLINK INPUT (FL) (ピン 7)

FLUX LINK 信号の小信号入力。

PROGRAM PRIMARY (PP) (ピン 8)

ユーザーの構成で部品選択用の小信号接続。一部の構成では、デバイスの起動命令を伝えるパワーグッド (リモート オン/オフ) 信号を受信するための小信号電流入力としても使用されます。同様に、一部の構成では、外部異常用の小信号電流入力として使用されます。このピンは、異常状態中にロジックレベル エラー コードも出力します。

NO CONNECT (NC) (ピン 9)

ピンは接続されていません。オープンのままにします。

PRIMARY GROUND (GP) (ピン 10)

小信号一次側グランド。一次側 5 V (5VL) ピンに容量的にデカップリングする必要があります。

NO CONNECT (NC) (ピン 11)

ピンは接続されていません。オープンのままにします。

LINE SENSE (L) (ピン 12)

高電圧、小信号の電流入力ピン。入力電圧の検出に使用されます。一部の構成では、デバイスの起動指示を伝えるパワーグッド (リモート オン/オフ) 信号を受信するための小信号入力としても使用されます。




図 6. HiperLCS2 一次側 LCS726xC, InSOP-24C (底面図)

ハイサイド

NO CONNECT (NC) (ピン 13)

ピンは接続されていません。オープンのままにします。

HIGH-SIDE 5 V (5VH) (ピン 14)

一次側ハイサイド、小信号 5 V IC 供給ピン。ハーフブリッジ (HB) ピンに容量的にデカップリングを行う必要があります。注: このピンはハーフブリッジのスイッチング電圧でフロートしており、一次側グランドに対して高電圧になることがあります。

BYPASS HIGH-SIDE (BPH) (ピン 15)

一次側ハイサイド デバイスの電源。ハーフブリッジ (HB) ピンに容量的にデカップリングを行う必要があります。注: このピンはハーフブリッジ スwitching電圧でフローティングし、一次側グランドに対して高電圧になることがあります。

HALF-BRIDGE (HB) (ピン 16 ~ 19 及び背面 HB パッド)

ローサイド MOSFET DRAIN 及びハイサイド MOSFET SOURCE 用の高電圧、高電流接続ポイント。ハーフブリッジ ノードは通常、一次側グランドと一次側入力バス (HD) 間で切り替わります。

SOURCE (S) (ピン 24)

ハーフブリッジ スwitch電流用の高電流パワー グランドリターン。同様に、他の小信号一次側グランドと同じ電位になります。

HD (ピン背面はんだパッド)

高電流、ハイサイド MOSFET ドレイン、及びシステムの高電圧入力バスとの接続。




図 7. 一次側パッケージ。InSOP-24C 上面図、InSOP-24C 底面図。

ピン機能の説明 – 安全絶縁及び二次側デバイス LSR2000C

SECONDARY 5 V (5VS) (ピン 1)

二次側 IC 駆動用の外部デカップリング コンデンサの接続ポイントです。接続ポイントです。二次側グラウンド (GSB) から容量デカップリングを行う必要があります。

SECONDARY GROUND (GSB) (ピン 2)

二次側小信号グラウンド (5VS, IS, CMP, FB, PS)。

WINDING SENSE (IS) (ピン 3)

外付け抵抗及びコンデンサに対する二次側小信号電流入力接続

COMPENSATION (CMP) (ピン 4)

外付け周波数補償抵抗/コンデンサ、ネットワークに対する二次側小信号接続

FEEDBACK (FB) (ピン 5)

二次側制御に対する二次側小信号フィードバック信号

PROGRAM SECONDARY (PS) (ピン 6)

ユーザーが構成した選択部品の二次側小信号接続 このピンは異常時にロジックレベル異常コードも出力します。

SECONDARY BYPASS (BPS) (ピン 7)

二次側デバイスの二次側電源ピン。

SR GATE2 DRIVE (G2) (ピン 8)

二次側の第 1 出力相の同期整流器 (SR) MOSFET を駆動するための出力。

SR GATE1 DRIVE (G1) (ピン 9)

二次側の第 2 出力相の同期整流器 (SR) MOSFET を駆動するための出力。

SR DRAIN2 SENSE (D2) (ピン 10)

SR DRAIN/SOURCE 電圧を検出するための二次側、中電圧小信号入力

SR DRAIN1 SENSE (D1) (ピン 11)

SR DRAIN/SOURCE 電圧を検出するための二次側、中電圧小信号入力。

SECONDARY GROUND (GSA) (ピン 12)

二次側 (BPS, G1, G2, D1, D2) の電源グラウンド。




図 8. HiperLCS-2 安全絶縁及び二次側 LSR2000C, InSOP-24D (上面図)。

NO CONNECT (NC) (ピン 13)

接続されていません。オープンのままにします。

FLUXLINK (FL) (ピン 14)

FluxLink の一次側の小信号出力ピン。

PRIMARY 5V (5VL) (ピン 15)

一次側 IC 供給用の、外付け一次側デカップリング コンデンサの一次側接続ポイント。一次側グラウンド (GP) に容量的にデカップリングを行う必要があります。

PRIMARY GROUND (GP) (ピン 16 ~ 19)

一次側 BYPASS ピンの一次側グラウンド基準です。

NO CONNECT (NC) (ピン 24)

接続されていません。オープンのままにします。




図 9. HiperLCS2-SR、安全絶縁パッケージ。
InSOP-24D 上面図、InSOP-24D 底面図。

HiperLCS-2 の基本動作

HiperLCS-2 は、高効率共振 ZVS による可変周波数コンバータである、ハーフブリッジ LLC コンバータ用に設計されています。

HiperLCS-2 は、パワーデバイスと絶縁デバイスの 2 つのデバイスを備えたチップセットです。パワーデバイス (LCS726x) は絶縁バリアの一次側にあり、LLC コントローラと内蔵のハイサイド/ローサイドドライバ及びハーフブリッジ パワー MOSFET が含まれています。絶縁デバイス (LSR2000) は絶縁バリアをまたいで、パワーデバイス (一次側デバイス) との通信を容易に行えるようにします。絶縁デバイスには二次側コントローラと SR ドライバも含まれています。HiperLCS-2 は最大 240 kHz の公称周波数で動作できます。また、極めて高い変換効率と、少ない部品点数、耐久性に優れた保護機能も提供します。

HiperLCS-2 一次側パワーデバイスの動作

起動時の自己バイアス

HiperLCS-2 は自己給電方式で起動します。つまり、システムが HD ピンに高電圧バスを提供すると、それ以降は HiperLCS-2 デバイス自体で動作を行います。自己給電は、内部高電圧電流源を使用して実現されます。最初の電流源は、HD ピンと BPL ピンの間に接続されます。HD に電圧が加えられ、BPL はこのピンに接続されているすべてのコンデンサへの充電を開始します。低いプリチャージ電流が流れていて、これによって初期充電の電圧を確立することができます。BPL 電圧が増えると、この充電電流ははるかに高いレベルに段階的に増加するため、起動時間を短縮できます。この BPL 充電の電流容量が上がると、HiperLCS-2 から PFC ステージにバイアス電力を供給することも可能になるため、HiperLCS-2 より前に PFC でスイッチングを開始できるようになります。BPL 自己充電によってターゲット電圧に達すると、ヒステリシス制御に切り替わります。(トランス バイアス巻線からの) 外部バイアスがアクティブになると、内部電流源は通常動作時に無効になります。BPH ピンの充電方法は BPL と非常に似ていますが、HD から BPH への充電電流の方が低くなります。外部バイアスが利用可能になると、BPH ピンの内部充電電流も同様に無効になります。

LLC コンバータのスイッチングを適切に開始するには、ハーフブリッジと共振コンデンサの電圧が既知の状態 (できればゼロに近い) であることが望ましいと考えられます。HiperLCS-2 は、HB ピンに接続された高電圧電流源を使用してこの機能を実現します。この HB 電流源は、スイッチングを開始する前に、共振タンク部品を事前に調整して電流をグラウンド (リターン) に引き込みます。つまり、初回起動またはリスタートを行うと、HiperLCS-2 は常に既知のタンク状態で起動します。その結果、HiperLCS-2 は別のスイッチ エッジで共振スイッチングを実行できるようになります。ハイサイド デバイスが UV を下回っている状態の場合、事前に調整される HB 電流源はスイッチング前にアクティブになります。

すべての充電状態が完了になって、すべての低電圧状態が解消されると、HiperLCS-2 は、まずハイサイド パワー MOSFET でスイッチングを開始します。

一次側ソフトスタート機能の起動

HiperLCS-2 は、選択したスイッチング周波数範囲の最大値の約 1.5 倍の周波数で、一次側スイッチングを開始します。共振タンクで電流が蓄積されるよう、スイッチング周波数は短時間で低下します。共振タンクがターゲット電流 ($I_{HB(OVLL)}$) に達すると、周波数は間接的に調整されて、このレベルのタンク電流が維持されます。システムの出力コンデンサの結果は、非常に高い電力の電流源と同等になります。そのため、出力コンデンサの電圧は単調に増加します。出力電圧上昇の正のスルーレートは、共振タンクと出力コンデンサの値の関数になります。選択可能なスレッショールドは 2 つあります ($I_{HB(OVLL)}$ と $I_{HB(OVLL)}$)。上位の $I_{HB(OVLL)}$ は、入力電圧 UV/OV 関数に対して L ピンを使用して選択されるデフォルト値です。下位の $I_{HB(OVLL)}$ は、L ピンを接地し、代わりに PP ピンの PG 機能を使用することによって選択されます。 $I_{HB(OVLL)}$ を選択すると、出力電圧の正の起動スロープが緩やかになり、出力オーバーシュートの大きさが最小限に抑えられます。アクテ

ィブな PFC 昇圧入力バスを使用するシステムの場合は、 $I_{HB(OVLL)}$ を選択することをお勧めします。この選択を行うには、PFC 昇圧によってパワーグッド (PG) 信号を PP ピンに供給する必要があります。任意の出力負荷を接続すると、出力電圧の立ち上がりは緩やかになりますが、出力電圧スロープの極性は変化しません。出力電圧がレギュレーション (二次側がスイッチングを制御するポイント) に近づくまで、スイッチングの一次側制御は継続します。

自動デッド タイム

LLC コンバータは、正電圧とリターン電圧がパワー MOSFET を介して中間点またはハーフブリッジ ノードに順次接続される構造を持っています。ハーフブリッジは共振タンク ネットワークに接続されます。通常はパワー/リターン (グラウンド) に直列接続され、出力負荷に結合されハイサイド パワー MOSFET 及びローサイド パワー MOSFET は、順番に駆動されます (いずれの MOSFET も同時にオンになりません)。MOSFET がオンの場合、共振タンクは出力に一部のエネルギーを提供し、残りのエネルギーを保存します。ひとつのパワー MOSFET がオフになると、別のパワー MOSFET がオンになるまでに一定のデッドタイムが発生します。デッド タイム中は、共振タンクに残っている蓄えられたエネルギーの一部は集中ハーフブリッジ容量内で電流を循環し続け、ハーフブリッジ電圧を次のスイッチに向けて上昇させます。ハーフブリッジ電圧スルーは、電圧が MOSFET ボディ ダイオード (ZVS) によってクランプされるか、タンクのエネルギーがなくなる (非 ZVS) まで続きます。LLC コンバータの目標は、常に ZVS (ゼロ電圧スイッチング) 動作で動作することです。このとき、パワー MOSFET がオンになる前に、次のパワー MOSFET の電圧がゼロに近づきます。この状態になると、MOSFET 容量 (COSS) による損失がほぼゼロになります。ひとつのパワー MOSFET がオフになった後、HiperLCS-2 自動デッド タイム機能が、コントローラがハーフブリッジ電圧スルーの終了を検出するか、異常が発生して、最大デッド タイムに達するまで、別のパワー MOSFET をオフにします。この状態の後に、別のパワー MOSFET はオンになります。特定の LLC コンバータのデッド タイムは、入力電圧と出力負荷によって変わる場合があります。HiperLCS-2 はデッド タイムを 90 ~ 500 ns の範囲で自動的に調整します。

周波数範囲	最小	定格	最大	単位
0	23	90	135	kHz
1	30	120	183	kHz
2	45	180	270	kHz
3	60	240	366	kHz

テーブル 2. 一次側及び二次側周波数範囲の選択の表。
PP ピンの抵抗を介した一次側デバイス周波数範囲の選択 (データ表を参照)。部品番号ごとの二次側デバイス周波数範囲の選択。

一次側の保護と異常応答

二次側コントローラが、一次側スイッチングの開始後 32 ms 以内にウェイクアップしない場合、パワーデバイスは異常を検知します。二次側がウェイクアップしてからさらに 32 ms 以内に二次側制御への引き渡しが行われない場合、一次側は異常を検知します。すべての異常と同様に、異常管理のマスターは一次側になります。異常が検知されると (一次側または二次側)、デバイスはラッチ (オフ) または非ラッチの保護動作を開始します。

非ラッチの異常の場合、一次側デバイスはオートリスタートを開始します。オートリスタートには、長短 2 つの異常応答があります (表 2 を参照)。二次側制御で動作しているときに異常イベントが検出された場合は、短い異常オートリスタートが発生します。このオートリスタートのオフ期間は、約 200 ms です。一次側制御中に異常がトリガされると、必ず、アナログのオートリスタート応答が発生し、オフ期間は約 5 秒間になります。

短いオートリスタート イベントの場合は、偶発的な異常に対してすばやくリスタートできます。長いオートリスタートの場合は、オートリスタートの繰り返しにより、オートリスタートオフ時間に対するオートリスタート試行回数比率が大幅に低下します。このため、永続的な異常が発生しても、部品に過度の電気ストレスまたは熱ストレスが加わることはなくなります。

一次側には、異常発生時の耐久性を引き上げるデバイス自己保護機能が何層にも重ねられています。

デバイスを起動すると、デバイス ピンで FMEA チェック (異常モードの影響分析) が実行されます。異常が観察された場合、デバイスはスイッチングを開始しません。このような FMEA 異常がスイッチング前に発生した場合は、PP ピンでエラー コードが報告されません。PP ピンの異常報告メッセージは、スイッチングの開始後に異常が発生した場合のみ生成されます。

一次側ハーフブリッジ電流は、ローサイド MOSFET がオンの間に内部で検出されます。この機能は、一次側の起動にも、二次側モード中の安全規格カレントリミットにも使用されます。

一次側デバイスには、(ハイサイド コントローラの) 過熱保護機能も組み込まれています。これにより、一次側パッケージ内で過剰な電力消費が防止されます。デバイスには周囲温度を (ローサイド コントローラの) 検出する熱保護機能もあり、温度が十分に下がってリスタートが可能になるまでリスタートは禁止されます。このため、熱による温度の蓄積は防止され、異常状態が繰り返された場合に即座にリスタートすることはなくなります。熱の異常が発生すると、ラッチまたは非ラッチ応答 (PP ピンで選択) がトリガされます。

L ピンは、低電圧保護及び過電圧保護のための入力電圧を検出します。入力電圧は、L ピンに接続された抵抗を介して結合されます。バースト動作中は L ピンがポーリングされ、システムの消費電力が軽減されます。(バースト以外で) スwitchingが継続する場合は、L ピンが継続的に監視されます。過電圧と低電圧のどちらにも、チャタリングを防止するヒステリシス機能があります。低電圧状態が終了すると、デバイスはリスタートされます。ただし、過電圧状態の場合は、条件が存続している間、デバイスのスイッチングはブロックされ、条件が解消されるとスイッチングを継続できるようにな

ります。注: L ピンは、起動時に、グラウンドに接続されているかどうか、または HD ピンと L ピンの間に抵抗があるかどうかを検出します。L ピンがグラウンドに接続されている場合は、代わりに PP ピンのパワーグッド入力機能を使用して入力 UV/OV 状態が示されます。

BPL ピンは、ローサイドドライバとコントローラにメインの電圧を供給します。この電圧は、5VL ピンで 5 V を提供するように内部で制限されています。注: 5VL ピンの目的は、絶縁デバイス以外の外部デバイスに電力を供給することではありません。BPH ピンと 5VH ピンは、ハイサイドドライバに同様な機能を提供します。いずれのピンも、コンデンサを使用してグラウンドから外部的にデカップリングする必要があります。

低電圧状態を検出するために BPL、5VL、BPH、及び 5VH ピンが監視されます。起動時、デバイスはすべてのピンがそれぞれの UV スレッシュホールドを超えるまでスイッチングを開始しません。これらのピンは通常のスイッチング中も監視され、UV が検出されると、オートリスタートがトリガされます。異常と異なり、BPL、5VL、BPH、5VH で UV 状態が検出されると強制的にリスタートされますが、異常は PP ピンに出力されません。

その他の一次側機能

PP ピンは、起動時にユーザーの構成 (抵抗) の設定を読み取るために使用されます (表 2 を参照)。この設定に従い、一次側の起動周波数範囲 (90、120、180、240 kHz)、及び保護動作 (ラッチ/非ラッチ) が選択されます。PP ピンは、L ピンがグラウンドに接続されているときに、外部システム (PFC コントローラなど) からパワーグッド入力信号を受信する場合にも使用されることがあります。上記のとおり、PP ピン (PG) の機能を使用すると、起動電流は低い方の値 ($I_{HB(TOVL)}$) に設定されます。この機能の用途は、PFC の昇圧アプリケーションに限定されます。 $I_{HB(TOVL)}$ が設定されると、PFC の出力電圧の立ち上がりを緩やかにして、出力オーバーシュートを軽減します。同じ PP ピン (PG) 信号を、リモート ON/OFF に使用できます。異常などの状態になった場合、PP ピンが外部異常信号を受信することでデバイスを無効にすることもできます。この信号は、ラッチ/非ラッチ異常応答によって処理されます。異常状態の場合、PP ピンは、デバッグに役立つデバイス エラーコードの出力にも使用されます。エラー コードは、バイナリー非ゼロ復帰 (NRZ) ビット ストリームとして出力されます。

一次側デバイスの PP ピン エラー異常コード

Bit	16 進コード	異常操作	PP ピン エラー異常の名前	概要
31:28	X	I	1111	固定プリアンブル。
27:20	X	I	000 0000 0	固定プリアンブル。
19	X	N	x	
18:16	X	N	xxx	
15	8000h	A	HSD_OT	ハイサイド MOSFET 過熱異常。異常がアクティブになり、二次側制御モードに渡した後に異常が再び監視された場合、起動スイッチングを防止します。
14	4000h	A	AMB_OT	ローサイド コントローラの周囲過熱異常。異常がアクティブになり、二次側制御モードに渡した後に異常が再び監視された場合、起動スイッチングを防止します。
13	2000h	I	BPH_UVN	ハイサイド BPH 低電圧。異常がアクティブな場合に、起動スイッチングを防止します。二次側制御では監視されません。
12	1000h	I	L_OV	入力過電圧 - この異常がアクティブな場合 (L = OV+)、デバイスはスイッチングを停止し、PP ピンの選択に基づいてラッチ/非ラッチ応答をトリガします。オートリスタートの ON、OFF 期間が完了し、異常が解消されると (L = OV-)、リスタートされます。すべてのスイッチング モードで異常が監視されます。
11	800h	A	L_UV	入力低電圧。異常がアクティブな場合に、起動スイッチングを防止します。すべてのスイッチング モードで異常が監視されます。
10	400h	A/L	EXT_FAULT	PP ピンでの外部異常。PP ピンの選択及び/またはデバイスの SKU に基づいて、ラッチ/非ラッチになります。この異常をトリガする外部回路が必要です。二次側の V _{OUT} OV 検出に使用されることがあります。
9	200h	I	REM_OFF	PP ピンでのリモートオフ (注: L ピンが使用されていない場合、EXT_FAULT と同時に REM_OFF も生成されます)。異常がアクティブな場合に、起動スイッチングを防止します。
8	X	N	x	
7	80h	A	LOST_FL_FAULT	起動して、二次側制御モードに引き渡された後に、FluxLink の喪失 (バーストモードでない場合のみ)。これは、バーストモードでない場合に、変化がなく静的な FL 信号が検知されてから XXXus 後に発生します。この異常は通常、二次側バイアスが失われ (BPS_UV)、二次側デバイスが動作を停止した場合にトリガされることがあります。

Bit	16 進コード	異常操作	PP ピン エラー異常の名前	概要
6	40h	A	100MS_FL_FAULT	バーストオフ時に FluxLink の喪失 (超軽負荷時)。バースト パケットは最低でも 50 ms おきに発生する必要があります。この異常は、100 ms が経過してもバーストパケットが届かなかった場合にアクティブになります。この異常は通常、二次側バイアスが失われ (BPS_UV)、二次側デバイスが動作を停止した場合にトリガされることがあります。
5	20h	A	START_FAULT	一次側モード スwitchングの周波数が FMIN に到達。起動時に FMIN に達することは、あまり一般的ではありません。この異常は、共振 LLC タンクの周波数に問題があるか、PP ピンの周波数範囲選択が正しくないことを示している可能性があります。
4	10h	A	PCD_SS_FAULT	起動に問題があります。一次側スイッチングの起動後 32 ms 以内に、二次側はウェイクアップ コマンドを送信する必要があり、64 ms 以内に二次側制御に引き渡す必要があります。また、起動中に、周波数確認受信信号を受信する必要があります。これらのいずれも行われなかった場合は、エラーがアクティブになります。過度な C _{OUT} 、過度な負荷、または電力供給不足が発生している可能性があります。
3	8h	A	SEC_FAULT	すべての二次側異常が二次側制御によって宣言されている場合、二次側制御異常が一次側コントローラで記録されます。二次側異常の詳細については、PS ピンの異常エラー コードの表を参照してください。
2	4h	A	SCD_2PULSE_FAULT	二次側制御時に、二次側が 2 つのパルス メッセージを予期せずに送信しています。異常をトリガするには、3 つのメッセージが必要です。この異常は通常、一次側グラウンドに接地の問題がある場合、または LLC トランスから LSR2000C への磁気結合を行った場合に発生します。
1	2h	A	I_SAFETY_LIM	ローサイド MOSFET の安全を保つカレントリミットに異常があります。
0	1h	A	FREQ_FAULT	周波数確認失敗異常。一次側制御 (PP で選択) の周波数範囲が、二次側コントローラから受信した周波数コードと一致しません。PP ピンの抵抗、または二次側コントローラ デバイスが正しくない可能性があります。

異常アクション:

A = すべてオートリスタートまたはすべてラッチ オフ、L = ラッチオフ、I = 情報のみ、N = 未使用 (無視)。

注: ラッチオフまたはオートリスタートの応答は PP ピンで選択します。テーブル 5 を参照してください。オートリスタートの場合は PP ピン 0 ~ 3 を選択し、ラッチオフの場合はピン 4 ~ 7 を選択します。


テーブル 3. LCS726x – 一次側 PP ピン エラー異常の報告。

LSR2000C – 一次側 PP ピン及びサイド PS ピン エラー異常ビットストリーム

注 1: 以下の PP ピン エラー異常コードのビット ストリーム メッセージには、複数の (同時) 異常ビットが含まれることがあります。異常オフ期間中は、PP ピンから異常ビット ストリームが繰り返し送信されます。メッセージは最初はビット 15 で開始し、ビット 0 まで続きます。その後、MSB (ビット 31) プリアンブルから LSB (ビット 0) まで連続的に繰り返されます。ビット期間が T の場合、ロジック 1 (2/3.T で高、1/3.T で低)、及びロジック 0 (1/3.T で高、2/3.T で低) になります。

注 2: 同様に、PS ピン エラー異常コードのビット ストリーム メッセージにも、複数の (同時) 異常ビットが含まれることがあります。異常オフ期間中は PS ピンから異常ビット ストリームが繰り返し送信されます。メッセージは最初はビット 15 で開始し、ビット 0 まで続きます。その後、MSB (ビット 31) プリアンブルから LSB (ビット 0) まで連続的に繰り返されます。ビット期間が T の場合、ロジック 1 (2/3.T で高、1/3.T で低)、及びロジック 0 (1/3.T で高、2/3.T で低) になります。

次の例は、ハイサイド過熱異常 (HSD_OT) 状態の一次側 PP ピンのビット ストリームを示します。



二次側デバイスの PS ピン エラー異常コード

Bit	16 進コード	異常操作	PS ピン エラー異常の名前	概要
31:28	X	I	1111	固定プリアンブル。
27:24	X	I	0000	固定プリアンブル。
23:18	X	N	xxxxxx	
17:16	X	I	FREQ_MODE_INFO	情報のみ: 二次側デバイスの内部周波数範囲の値 (0 ~ 3) を読み取ります。一次側デバイスで報告された周波数確認異常 (FREQ_FAULT) のデバッグに役立ちます。
15:14	X	N	xx	
13	2000h	P	BPS UV FLT	BPS 低電圧異常。これにより、二次側コントローラが動作を停止し、起動状態になります。
12	1000h	N	x	
11	800h	A	SEC_FB_OV_FLT	FB ピン過電圧異常。注: この異常は、二次側制御に引き渡された後にのみアクティブになります。
10	400h	N	x	
9	200h	N	x	
8:7	X	N	xx	
6	40h	A	SEC_OT_FAULT	二次側コントローラ過熱異常。異常がアクティブである間は、デバイス スイッチングが停止します。
5	20h	I	SEC_PHINV_FAULT	位相反転異常は、起動して、二次側制御モードに引き渡された後にのみアクティブになります。 V_{IS} クロックが FL クロックと比較されます。800 μ s 異常タイマー中に 2 つのクロックの位相がずれた場合は、異常状態になります。位相が反転した累積スイッチング サイクルが必要です。位相が反転していない単一スイッチング サイクルの場合は、異常タイマーがリセットされます。
4:3	X	N	x	
2	4h	A	VOUT_UV_FLT	出力 UV 異常は、起動して、二次側モードに引き渡された後にアクティブになります。異常は、FB ピンが $V_{FBBSTN(TH)}$ 未満の状態を 64 ms の間維持した場合にアクティブになります。CC モード (PPsel6, PPsel7) の場合、この異常は無効です。
1	X	N	x	
0	1h	A	VFB_START_FLT	二次側起動異常。周波数確認が終了してから引き渡されるまでの間に、二次側出力電圧 (FB ピンで監視) の出力が 64 ms 以内にレギュレーションに達しなかった場合、異常がアクティブになります。CC モード (PPsel6, PPsel7) の場合、この異常は無効です。

異常アクション:

A = オートリスタート、P = 起動リセット状態、I = 情報のみ、N = 未使用 (無視)。

テーブル 4. LSR2000C – 二次側 PS ピン エラー異常の報告。

PP ピンの選択	周波数の範囲	異常応答
0	0	オートリスタート
1	1	オートリスタート
2	2	オートリスタート
3	3	オートリスタート
4	0	ラッチオフ
5	1	ラッチオフ
6	2	ラッチオフ
7	3	ラッチオフ
PP 外部異常	すべて	ラッチオフ

テーブル 5. 一次側 PP ピン機能選択の表。PP ピン選択抵抗値のデータ表を参照してください。

BM ピンは HiperLCS-2 が低負荷で動作していることを示すために使用されます。特に、突入電流バイパス リレーをオン/オフするために使用できます。PFC 昇圧電圧の設定値を変更する場合にも使用できます。

FL ピン入力は、レギュレーション、バースト モード、異常などの二次側通信を受信する際に使用されます。この入力は、絶縁デバイスの FL 出力から 0 ~ 5 V のデジタル信号を受信します。

HiperLCS-2 二次側絶縁デバイスの動作

一次側デバイスとの通信

上記のとおり、一次側デバイスは自律的に起動し、スイッチングを開始します。出力電圧がレギュレーションに近づくと、一次側は制御状態を維持します。出力電圧がレギュレーションに近づくと、二次側は制御を取得し（一次側は二次側に制御を引き渡し）、以降のすべてのスイッチングは二次側コントローラで制御されます。

二次側デバイスは、FluxLink 絶縁通信を介して一次側デバイスと通信します。通信コマンドには、引き渡し（二次側が制御を取得）、ハーフブリッジスイッチング、バースト モード、異常状態の宣言が含まれます。

絶縁デバイスの FL 出力は一次側の FL 入力に接続されます。

二次側の保護動作

引き渡しの後、UV イベントが発生するか（一次側または二次側）、異常が発生するまで（一次側または二次側）、二次側は制御状態を維持します。これらのいずれかの状態（UV または異常）になると、制御は一次側制御に戻されます。また、これらのいずれかの状態になると、一次側はオートリスタートを開始します。オートリスタートについては、デバイスには、ラッチ（オフ状態）または非ラッチ（オートリスタート）という 2 つの機能があります。

オートリスタートのオフ期間が過ぎると、一次側制御のセクションで前述したとおり、一次側のリスタートは初回起動時と同じように動作します。

一次側とは、すべてのシステム レベル異常イベントを処理するデバイスのことです。二次側のすべての異常は一次側に報告され、一次側から最終的なシステム レベル異常応答が送信されます。

二次側制御

出力電圧がレギュレーションに近づくと、二次側はスイッチングの制御を取得します。二次側制御の状態になると、二次側デバイスは 3 つの信号を使用して閉ループ制御を行います。出力電圧からの FB ピン信号は、抵抗

分割回路を介して結合されます。この FB ピン電圧は、出力電圧をスケールリングしたものです。FB ピンは、内部の 3.75 V DC を基準にしたエラー信号を生成します。エラー信号は、OTA（オペレーショナルトランスコンダクタンス アンプ）を介して、電圧から電流に変換され、エラー電流信号の形式で、CMP ピンに出力されます。OTA アンプのゲインは、エラー信号の大きさに依存します。ゲインは、小さなエラーでは低ゲイン (1x など) になり、エラーがスレッシュホールドを超えると、増大して高ゲイン (4x など) になります。この非線形アンプ (NLA) により、非常に高速な大信号過渡応答が可能になります。

CMP ピンは、外部抵抗コンデンサ補償ネットワーク (2 つの極、1 つのゼロ) に結合されます。適切な位相ゲイン応答を実現するには、この補正ネットワークを調整します。エラー電流信号は補償ネットワークによって積分され、フィルタされます。システムがレギュレーション状態の場合、エラー電流信号は極めて小さいはずですが、小さな電流によって引き起こされる CMP 電圧 (補償ネットワーク) の変動は非常に小さくなります。漏れ信号と磁気信号の両方が該当します。

IS ピンは、トランスから巻線電圧を検出します。センス巻線はトランスの一次側に結合され、メインの出力電圧巻線と大きさが同様な電圧を生成します。IS ピンには内部に 2.5 V のクランプがあります。センス巻線電圧は (コンデンサを介して) AC 結合され、抵抗を使用して電流に変換され、IS ピンに供給されます。電流の大きさは低く、35 μ A 未満であるため、システム損失は最小限に抑えられます。

IS ピン AC 結合電流信号は、内部で、CMP ピン電圧と比較されます。2 つが交わる点で、ハーフサイクルが終了します。

IS ピン信号には、一次側入力電流に関する情報などが含まれます。つまり、電流モードの制御はシステム全体で行われます。制御システムは周波数を直接制御しませんが、時間領域内でハーフサイクル単位の制御を行います。ただし、周波数は制御ループの間接的な関数であるため、安定状態になると周波数は安定し、共振タンク、入力電圧、及び出力電力などの関数になります。

PS ピン選択	バーストスレッシュホールド (%) **	定電流互換	バースト制御
0	15	無し	内蔵
5	2	無し	内蔵
6	15	有り	内蔵
7	2	有り	内蔵

テーブル 6. 二次側 PS ピン機能の選択の表。PS ピン抵抗を介して選択されます (データ表を参照)。**最大連続システム出力電力のバースト率を概算します。

バースト モード

CMP ピン電圧は一次側入力電流に反比例します。この電圧は、システムがバースト モードになるタイミングを決定するために使用されます。したがって、指定した入力電圧において、バースト モードのエントリ ポイントは出力電力の関数になります。この関数は入力電圧に対して補正されるため、バーストエントリ ポイントは、入力電圧範囲全体にわたって、比較的類似した電力レベルになります。HiperLCS-2 の場合、バースト モードが使用されるのには、複数の理由があります。

バーストを使用する最初の理由は、システム効率を維持するためです。最大周波数モードの場合、負荷が 10% を下回ると、通常はシステム効率が大幅に低下します。そのため、最初の目標は、負荷が 10% になる前にバーストモードを開始することです。レギュレーションを実現するには、スイッチング頻度を下げるとともに、スイッチング ハーフサイクルあたりの供給電力を約 10% に維持します。

2 番目の目的は、バースト状態になった後の出力レギュレーションを維持することです。これは、3 つのバーストモードを使用して実現されます。

3 番目の目的は、バースト状態になった後のスイッチング周波数エンベロープを LLC トランスの可聴共振周波数より十分低く維持することです。LLC トランスの可聴/機械共振周波数は、通常は 7 ~ 12 kHz の範囲になります。したがって、バースト状態の場合、HiperLCS-2 はスイッチング周波数エンベロープを約 1 kHz 未満に維持しようとします。トランスの可聴共振周波数よりもはるかに低いということは、トランスからのノイズがほとんど、またはまったくないことを意味します。

4 番目の目的は、レギュレーションから外れることなく、0 ~ 100% の負荷ステップを満たせるよう維持することです。

上記の目的を実現するために、HiperLCS-2 はバースト状態のときに 3 つの動作モードを使用します。

バーストに入る最も高い出力電力でのバーストモードは、中間モード (IM バースト) といいます。このモードの場合、システムは CMP ピンを介して引き続き閉ループアナログ制御状態になります。IM バーストは、1.5 ms の繰り返し周期で強制的にオフにします。出力電圧が最小値 (V_{OUT_MIN}) まで減衰すると、IM モードのオフ時間は終了します。この時点でスイッチングは再開し、アナログ制御ループは閉じてレギュレーションに達します。レギュレーションは、オフからオフへのタイマーが再び 1.5 ms の期間に達するまで維持されます。その後、次の IM モードのオフ期間が開始します。

出力電力の点で次のレベルは、軽負荷 LL モードバーストです。このモードの間、CMP は使用されなくなります。代わりに、内部の VCMP_BURST が使用されます (VCMP_BURST の負荷は 10% の負荷と同等です)。出力電圧が V_{OUT_MIN} に達すると、LL モードバーストスイッチングが開始します。このスイッチングは継続し、出力電圧が V_{OUT_MAX} を超えると終了します。電圧が再び V_{OUT_MIN} に達するまで、デバイスは LL オフ時間になります。LL バーストスイッチング中は、ハーフサイクルごとに同じ電力 (内部 VCMP_BURST によって決まる電力) が供給され、10% 負荷時とほぼ同じになります。

出力電力の点で最低レベルのバーストは、超軽負荷 SL バーストです。このモードでは、50 ms の最大オフ時間が経過すると、スイッチングが発生します。SL バーストでのスイッチングの開始は 50 ms のオフ時間のみに依存します。出力電圧が V_{OUT_MIN} まで低下すると、デバイスは LL バースト状態に戻ります。SL バーストスイッチング中は、 V_{OUT_MAX} に達するか、合計スイッチング時間が 60 μ s に達するまで、スイッチングが継続されます。

HiperLCS-2 がバーストモードの場合、デバイスは卓越したシステム無負荷待機電力を実現できます。ただし、他のシステムと異なり、レギュレーションから外れることなく、0 ~ 100% の最大負荷ステップに対応することもできます。バーストモードには本質的に可聴ノイズも管理します。また、バースト中の出力リップルは、システムの V_{OUT_MIN} 及び V_{OUT_MAX} によって完全に制限されています。このデバイスは 1% のシステムレギュレーションを達成しており、内部で FB ピンの V_{OUT_MAX} および V_{OUT_MIN} しきい値は V_{OUT_REG} の $\pm 0.65\%$ に固定されています。

SR (同期整流器) の制御

D1 及び D2 ピンは SR MOSFET のドレイン電圧を監視します。D1 及び D2 がグラウンド未満になると、SR の導通が開始する可能性があります。D1 及び D2 がグラウンド電圧を下回っているときに、過度な基板電流を防止するには、これらのピンに小さな直列抵抗を接続する必要があります。状態によっては、D1 及び D2 でリングングが発生することがあります。リングングが発生すると、一時的にグラウンドを下回った後、グラウンドを上回ることがあります。したがって、HiperLCS-2 にはリングングを無視する学習エンジンが採用されています。D1 (または D2) のリングフィルタ値がターンオンスレッシュホールドを下回ると、関連する SR MOSFET がアクティブになります。D1 (または D2) 信号がアクティブになったら、SR MOSFET でオン状態のドレイン・ソース電圧を監視します。これにより、導通電流の兆候を把握できます。LLC コンバータが不連続動作モード (DCM) になっている場合、整流出力電流 (二次側に供給された電力) はハーフサイクルが終了する前にゼロに達します。不連続モード (DCM) LLC 動作時に電流がゼロに近づくと、検出された D1 (または D2) によって SR 導通は終了します。導通が反転する前に、二次側コントローラは SR MOSFET をオフにします。LLC コンバータが連続動作モード (CCM) で動作している場合、電流はハーフサイクルが終了する前にゼロに達しません。したがって、HiperLCS-2 は SR MOSFET の逆電流を防ぐために、ハーフブリッジスイッチングの前に SR 導通を終了します。この処理が可能なのは、ハーフブリッジスイッチング信号が二次側コントローラから送信されるためです。そのため、二次側コントローラは最後の可能なタイミングで SR MOSFET をオフにすることにより、CCM モードでのシュートスルーの発生を確実に防止できます。この機能により、SR 導通が最大の場合、HiperLCS-2 は CCM モードで安全に動作することができます。注: CCM モードでは、DCM モードの場合よりも、一次側と二次側の RMS 電流が減少します。したがって、CCM モードで安全に動作することができれば、一般にシステム効率が上がります。

SR ドライバの電圧クランプ

G1 及び G2 ピンはそれぞれ、LLC 二次側の位相ごとに SR MOSFET を駆動します。BPS ピン電圧は G1 及び G2 ゲートドライブ出力にドライブ電流を供給します。ただし、BPS ピンは最大 24 V の電圧範囲に対応できます。これは、ほとんどの SR MOSFET の最大ゲート耐性を上回ります。また、ほとんどの SR MOSFET は、この値未満の電圧で完全にオンさせることができます。SR-MOSFET ゲートの充電/放電エネルギーを制限するために、HiperLCS-2 には、G1 及び G2 SR ドライブピンの最大電圧出力を制限する内部電圧クランプ機能があります。ゲートドライブ電圧は、内部で最大 11.5 V または 6.5 V に制御されます。最大電圧は、デバイスに対して選択された周波数範囲によって決まります。周波数範囲が 0, 1 (90, 120 kHz) ではドライブ電圧が 11.5 V になり、より高い周波数範囲の 2, 3 (180, 240 kHz) では 6.5 V のドライブ電圧になります。SR MOSFET ドライブ電圧を制限すると、ゲートの充電/放電損失が制限されます。一般的に、高周波、SR MOSFET は V_{GS} ターンオンスレッシュホールドが低くなるように構造的に最適化されるため、より低い電圧で完全にオンさせることができます。

レイアウト接続及び推奨値

プリント基板のレイアウト時は、各信号の電流リターンピンについて理解して、正しいルーティングパスを実装できるようにすることが重要です。次の表に、この情報と一般的な外付け部品の推奨値を示します。どの設計でも、特定の条件に合わせて部品の値が変更されたり、最適化されることがあるのは明らかですが、開始点として役立つように推奨値を示しておきます。

絶縁バリア	デバイス	ピン	Most Sensitive	Returned to Pin	推奨値	注意事項
一次側ローサイド制御						
コントローラ	LCS726x	BM		GP		
コントローラ	LCS726x	BPL		GD	ピンの直近に1 μ F / 35 V SMDを配置。通常はピンから離れたところに47 μ Fも配置。	ゲートドライブ エネルギーは、このピンから供給されます。ピンから離れた場所に、大きな BPL ピン容量が必要になります。
コントローラ	LCS726x	5VL		GP	ピンの直近に 1 μ F / 10 V SMD を配置。	
コントローラ	LCS726x	FL	**	GP (LSR2000 デバイス)		絶縁デバイス LSR2000 と LCS726x が接続されています。両方のデバイスの 5VL、GP、及び FL ピンを直接接続する必要があります。
コントローラ	LCS726x	PP		GP	PP ピン抵抗 RPP	選択値については、データ表を参照。
コントローラ	LCS726x	L	**	GP	4 M Ω	抵抗を少なくとも 3 つの SMD 抵抗に分割します。すべての抵抗を L ピンの近くに配置します。
一次側ハイサイド制御						
コントローラ	LCS726x	BPH		HB	ピンの直近に 1 μ F / 35 V SMD を配置。通常はピンから離れたところに 10 μ F も配置。	
コントローラ	LCS726x	5VH		HB	ピンの直近に 220 nF / 10 V SMD を配置。	
コントローラ	LCS726x	ヒートシンク		S		ヒート シンクが使用されている場合は、S ピンに接地してください。
一次側 FluxLink						
コントローラ	LSR2000	5VL		GP (LSR2000)		絶縁デバイス LSR2000 と LCS726x が接続されています。両方のデバイスの 5VL、GP、及び FL ピンを直接接続する必要があります。
コントローラ	LSR2000	GP		GP (LCS726x)		絶縁デバイス LSR2000 と LCS726x が接続されています。両方のデバイスの 5VL、GP、及び FL ピンを直接接続する必要があります。
コントローラ	LSR2000	FL	**	GP (LCS726x)		絶縁デバイス LSR2000 と LCS726x が接続されています。両方のデバイスの 5VL、GP、及び FL ピンを直接接続する必要があります。

絶縁バリア	デバイス	ピン	Most Sensitive	Returned to Pin	推奨値	注意事項
二次側制御						
二次側	LSR2000	D1	**	GSA	499 Ω	スイッチング信号であるため、レイアウト/カップリングに注意してください。
二次側	LSR2000	D2	**	GSA	499 Ω	スイッチング信号であるため、レイアウト/カップリングに注意してください。
二次側	LSR2000	G1		GSA	4.7 Ω	高電流ゲートドライブ。プリント基板の配線幅を広げると、インダクタンスを制限できます。
二次側	LSR2000	G2		GSA	4.7 Ω	高電流ゲートドライブ。プリント基板の配線幅を広げると、インダクタンスを制限できます。
二次側	LSR2000	BPS		GSA	ピンの直近に 1 μF / 35 V SMDを配置。通常はピンから離れたところに 47 μF も配置。	
二次側	LSR2000	5VS		GSB	ピンの直近に 10 μF / 10 V SMD を配置。	注: このピンには大きな内部電流スパイクが生じるため、ピンの近くに大きめのコンデンサを配置します。
二次側	LSR2000	IS	**	GSB	抵抗 RIS + 470 pF / 200 V コンデンサ	注: 抵抗 RIS は通常、電圧定格を分担するために 2 つの直列抵抗に分割されます。外部ノイズ カップリングを制限するために、直列抵抗はできる限り IS ピンの近くに配置されます。
二次側	LSR2000	CMP		GSB	初期値 (150k + 2.2 nF) // 100 pF。ピンのすべての部品	位相ゲインの応答を最適化するには、補償部品の変更が必要になる場合があります。
二次側	LSR2000	FB	**	GSB	ピンのローサイド抵抗は 10k	無負荷時待機電力とノイズ削減のバランスを取るために、抵抗分割回路の ローサイド抵抗には 10 kΩ が使用されます。この値が小さいほど、ノイズ耐性は上がりますが、無負荷時待機電力も増大します。
二次側	LSR2000	PS		GSB	PS ピン抵抗 RPS	選択値については、データ表を参照。

テーブル 7. データシートの本文の表。

基本レイアウトのガイドライン

HiperLCS-2 は高周波パワーデバイスであり、性能を最大化するには基板レイアウトに注意を払う必要があります。バイパス コンデンサは、それらが接続されるピンまでの配線長を最小限に抑えるために、慎重に配置およびレイアウトする必要があります。部品とプリント基板の浮遊インダクタンスを最小限に抑えるために表面実装 (SMD) 部品を推奨します。

HiperLCS-2 には、アナログ信号の検出に使用されるいくつかの高感度ピンがあります。これらのピンとその周囲のレイアウトに特別な注意を払うことで、良好なデバイスのパフォーマンスを実現できます。

一次側制御では、FL ピンと L ピンの両方がレイアウトの影響を受ける可能性があります。

FL ピン出力は本質的にデジタル出力です。そのため、このピンで問題が発生しないようにするためには、一次側デバイスと絶縁デバイス間の GP、FL、および 5V_L のすべてが直接接続されることが必要です。接地が正しく行われていない場合には、ノイズ干渉が発生する可能性があります。

L ピンは、感度の高いアナログ入力ピンです。L ピンは抵抗 (通常は 4 MΩ) を介して入力電圧を検出します。一般に、抵抗は一連の SMD 抵抗で構成されます。抵抗をいくつかのデバイスに分割すると、各抵抗の電圧ストレス

が最小限に抑えられます。L ピンを VIN に接続する方法には 2 つの異なる例があります。1 つ目の (間違っ) 方法では、すべての抵抗を VIN の近くに配置して、L ピンまで長いプリント基板配線をすることです。この場合、抵抗から L ピンへのノードは高インピーダンスであり、プリント基板の配線が長いと L ピンにノイズが混入する可能性があるため、この方法は適切ではありません。2 つ目の (正しい) 方法では、すべての抵抗を L ピンの近くに配置して、VIN まで長いプリント基板配線をすることです。この場合、抵抗から VIN へのノードは非常に低インピーダンスであり、ノイズが混入する可能性は非常に低下するため、この方法は適切です。二次側制御では、FB、CMP、IS、及び D1/D2 ピンがレイアウトの影響を受ける可能性があります。

FB ピンは高インピーダンスの電圧入力ピンです。このピンは抵抗分割回路 (R_{UPPER} , R_{LOWER}) を介して V_{OUT} に接続されます。 V_{OUT} は低インピーダンス ノードであるため、プリント基板の接続が長くなることがあります。 R_{UPPER} と R_{LOWER} 間のノードは高インピーダンスであるため、できる限り FB 及び GSB ピンの近くに配置する必要があります。 R_{LOWER} の一般的な推奨値は、10 kΩ です。この値にすると、無負荷時待機電力とノイズ耐性のバランスが適切になります。 R_{LOWER} 値をさらに下げると、ノイズ耐性は向上しますが、無負荷時待機電力は増加します。FB ピンに生じるノイズは、デューティ サイクル及び/または周波数の変動として観察されることがある点にご注意ください。

CMP ピンは高インピーダンスの電流出力及び電圧入力ピンです。1 つの抵抗と 2 つのコンデンサで構成される補償ネットワークは、可能な限り CMP ピンと GSB ピンの近くに配置する必要があります。CMP ピンに生じるノイズは、デューティ サイクル及び/または周波数の変動として観察されることがあります。

IS ピンは電流入力であり、ピンに強制的に電圧が加えられます。IS ピン信号は、トランスの巻線検出ピンから IS ピンに接続された直列コンデンサ CIS 及び抵抗 RIS を介して送信され入力されます。トランスの巻線信号ピンは、最初に CIS コンデンサに接続し、その後 RIS 抵抗に直列に接続する必要があります。RIS 抵抗を 2 つの SMD 抵抗に分割し、最後の抵抗が HiperLCS-2 デバイスの IS ピンで終端するように設定する必要があります。トランスには巻線検出信号ピンと巻線検出小信号グランド ピンの両方が必要です。巻線検出小信号トランス グランド ピンは、HiperLCS-2 の GSB ピンに接続する必要があります。巻線検出トランス信号ピンは低インピーダンス ノードであるため、プリント基板の配線が長くなる可能性があります。ただし、このトレースには大きな振幅 (中電圧の) AC 結合信号が伝送されています。したがって、これらの信号に影響を受けやすいデバイスの他の小信号入力から遠ざける必要があります。

D1/D2 ピンはどちらも高インピーダンス電圧入力です。D1/D2 は値の低い抵抗 (通常は 499 Ω) を介して、GSA ピンに対する SR MOSFET のそれぞれのドレインに接続されます。SR MOSFET ドレイン ポイントは低インピーダンス ノードであるため、プリント基板の配線が長くなる可能性があります。ただし、このトレースには大きな振幅 (中電圧の) AC 結合信号が伝送されています。したがって、これらの信号に影響を受けやすいデバイスの他の小信号入力から遠ざける必要があります。

トランス T1 は、大きな di/dt 信号及び di/dt ノイズの発生源です。大きな di/dt 信号は、影響を受けやすい回路に磁氣的にカップリングする可能性があります。(プリント基板のループ信号/ループ領域カップリング)。dv/dt 信号が大きい場合は、静電 (浮遊容量) カップリングによってノイズが生じます。静電ノイズ カップリングを軽減するには、トランス コアを接地しますが、トランスの効率を大幅に減らすことなく、トランスの周りの浮遊磁場を軽減することは、現実的ではありません。ノイズ干渉を避けるために、可能であれば、影響を受けやすい信号経路と部品をトランスから離して配置する必要があります。二次側トランスのメイン出力巻線は、巻く前に一緒にツイストする必要があります。巻線と一緒にツイストすると、二次側の漏れの差異が最小限に抑えられ、巻線間の電流のバランスが強化されます。また、重要な手順として、トランス ピンで終端する前に、すべての二次側巻線がツイストされていることを確認してください。終端巻線をツイストすると、巻線ループ領域が最小限に抑えられ、浮遊磁束を他のシステム信号に結合する巻線の能力が最小限に抑えられます。

HiperLCS-2 の一次側パワーピンは S、HB、及び HD ピンです。一部の設計と異なり、HiperLCS-2 は単一の共振コンデンサのみで使用するよう設計されています。通常は、一次側リターン (一次側グランド) に接続されます。HB ピンは LLC トランスに、に接続され、トランスは共振コンデンサに接続されるため、プリント基板配線のこの経路長は最小限に抑える必要があります。共振コンデンサと HiperLCS-2 の S ピン間のリターン パス (一次側グランド) と、共振コンデンサとデバイス間のプリント基板配線を最小限に抑えるように注意する必要があります。HD ピン接続の場合は、HD から一次側グランド (S ピン電位) の間にローカル デカップリング コンデンサも追加する必要があります。ローカル デカップリング コンデンサの目的は、スイッチング電流が大きい場合にパス長を短くすることです。

すべての一次側パワーグランド (ローカル デカップリング コンデンサ グランド、S ピン、共振コンデンサ グランド) は、直接、整流コンデンサ グランドに戻る独立したプリント基板配線を施す必要があります。一次側小信号グランド。これは一次側 GP ピン、絶縁デバイス GP ピン、BPL ピン コンデンサ グランド、トランス一次側バイアス グランド ピン、一次側バイアス コンデンサ グランドで共有される ノードです。これらのすべてのデバイスは、このグランドにケルビン接続する必要があります。次に、このグランドを単一の直接配線にて一次側整流コンデンサ グランドにプリント基板トレースする必要があります。

注:

HiperLCS-2 の二次側にはパワーピンが 1 つあります (GSA ピン)。GSA ピンを両方の SR MOSFET (SR1 と SR2) の SOURCE にしっかりと接続する必要があります。両方の SR MOSFET は、共有ソース接続ポイントのできるだけ近くに配置する必要があります。GSA ピンは、SR1 と SR2 の SOURCE ピン接続の中間点で接続する必要があります。G1 と G2 の二次側ゲートドライバピンには大きなゲート電流が流れるため、距離を短く維持する (または等しくする) 必要があります。D1 と D2 の DRAIN 検出 ピンの配線も同じ長さに保つ必要があります。GSA ピンと SR MOSFET ソースを接続する場所によって、D1/D2 検出の精度が決まります。DCM (不連続) モードで動作している場合、SR1 及び SR2 の電流検出ターンオフ ポイントに影響することがあります。微調整が必要な場合は、GSA 接続ポイントを 2 つの MOSFET のいずれかに近づけると、SR1 及び SR2 の相対的なターンオフ ポイントを変更できます。また、D1 または D2 ピンと直列接続されている抵抗 (R_{D1} または R_{D2}) を変更して、両方のターンオフ ポイントを微調整することができます。抵抗は通常 499 Ω ですが、250 ~ 1 kΩ の範囲内で調整できます。このようにわずかに変更すると、SR1 または SR2 のターンオフ電流が調整されます (抵抗値を大きくすると、SR のターンオフ電流が増加します)。

設計時の重要な詳細

さまざまな基準に合わせて LLC を最適化できます。HiperLCS-2 には、公称周波数が 90、120、180、240 kHz の 4 つの動作周波数範囲があります。より高い効率を得るには、一般的に、より低い周波数の設計の方がわずかに良い結果が得られます。しかし、高周波数の設計の場合も、効率面で非常に似た結果になります。高周波数の設計では、トランスと共振コンデンサが小型化されます。ほとんどの設計には、リッツ線が推奨されます。設計によっては、Power Integrations 設計ツール (PIXIS HiperLCS-2 スプレッドシート) によって最適な線材の線径と本数が自動的に計算され、設計プロセス全体がサポートされます。

通常は、低損失のフェライト コアを使用すると磁氣的損失が軽減されるため、効率を最適化する場合はこの方法をお勧めします。同様に、最大磁束密度にすると、ヒステリシス磁氣損失も大きな影響を受けます。最大磁束密度を下げると (つまり、二次側の巻数を増やすと)、通常は、設計効率が上がります (特に、周波数が大きい場合)。

公称入力電圧と 100% 負荷の場合、380 VDC でハーブブリッジ スループレートが約 250 ns になるように磁氣インダクタンス (L_m) を調整することをお勧めします。このような設計では、すべての負荷状態及び入力電圧状態で ZVS 動作を実現する必要があります。磁氣インダクタンスをこのターゲット未満に下げると、循環電流が増大し、抵抗損失が上がります。すべての HiperLCS-2 設計の目標は、選択した周波数範囲の上限の F_{MAX} でも、共振タンクが ZVS 動作を実現できるようにすることです。このことは重要です。コンバータに負荷過渡応答が見られる場合 (たとえば、負荷がゼロにステップダウンした場合)、バースト モードに入る前に周波数が一時的に F_{MAX} 制限に達する可能性があるためです。このため、コンバータの動作範囲に必要な適切な周波数範囲を選択することが重要です。選択した周波数範囲の下限の F_{MIN} は、最小入力電圧及び最大負荷でアクティブになることにご注意ください。通常、下限値の F_{MIN} に達するのは、異常状態が発生した場合のみです。

共振インダクタンス L_{RES} (漏れインダクタンスとも呼ばれます) は、最大の過負荷電力を出力できるように設計する必要があります。

HiperLCS-2 では、公称入力電圧及び 50% 負荷時に、CRM で共振動作するように設計を最適化することを推奨します。入力電圧を上げると、コンバータが連続動作モード (CCM) になることがあります。一部のコンバータでは、これによりシュートスルーが発生するリスクがありますが、HiperLCS-2 ではシステムが連続動作モード (CCM) になっても、シュートスルーなどのあってはならないコンバータ動作が発生しないよう、独自に設計されています。

LLC の一次側回路図

HyperLCS-2 は整流及びフィルタされた DC 入力バス電圧 (V_{BULK}) を受け取ります。入力バス電圧は、L ピンに直列に接続された 3 つの直列抵抗 R24、R25、R26 を介して検出されます。外部 PFC パワーグッド信号は、抵抗 R1 を介して PP ピンに接続できます。一次側で検出された出力過電圧は、ツェナー ダイオード VR1 と抵抗 R34 を介して一次側バイアス巻線 (T1-5/6) で検出されます。この OVP 信号は、抵抗 R32 とトランジスタ Q3 を介して PP ピンに入力されます。ツェナー VR1 で導通が発生する場合、電流は PP ピンからトランジスタ Q3 を介してグラウンドに流れます。抵抗 R33 は PP ピンプログラミング (一次側周波数範囲と異常応答) を選択します。BM ピンは、突入リレーを駆動したり、機能として PFC 電圧を変更したりできる外部回路に接続できます (BM はバースト モード中にアクティブになります)。

5VL ピンと BPL ピンは、コンデンサ C24 及び C22 によってそれぞれデカップリングされます。ダイオード D6 は一次側バイアス巻線電圧 (T1 ピン 5) を整流し、コンデンサ C27 にデカップリングします。電圧は抵抗 R31 を介してデカップリング コンデンサ C21 に供給されます。起動時のスイッチングの前に、充電バイアス電流が BPL ピンから抵抗 R30 を介してコンデンサ C21 に供給されます。コンデンサ C21 は、外付け PFC コンバータに起動バイアスを供給する場合も使用できます。抵抗 R30 は、外部 PFC コンバータから大電流が引き出された場合に、BPL からの出力電流を制限します。通常動作時は、バイアス巻線からコンデンサ C21 にバイアス電流が供給されます。バイアス巻線電圧が大きい場合、抵抗 R31 は、シャントレギュレーションによって BPL を内部でグラウンドにクランプするときに BPL ピンによって消費されるシャント電流を制限します。バイアス巻線電圧は、25% の範囲にわたって、ゼロから最大出力負荷まで変化することがあります。最高の無負荷性能を実現するために、バイアス巻線はゼロ負荷条件でバイアス巻線に最低 15 V を供給するように設計されていますが、バイアス巻線が 21 V を大幅に超えると BPL ピン シャントが導通します。

通常のスイッチングでは、ローサイド パワー MOSFET がオン期間中にハイサイド ブートストラップによって、ダイオード D4 及び抵抗 R23 を介してコンデンサ C6 に充電されます。抵抗 R23 は、コンデンサ電圧が使い果たされた場合、コンデンサ C6 に流れる電流を制限します。C6 の充電電流はローサイド パワー MOSFET を流れるため、抵抗 R23 を取り除くと最悪の場合、ローサイド安全電流制限がトリガーされる可能性があります。抵抗 R22 とコンデンサ C17 によって、高周波数リップルはさらにフィルタされます。ハイサイドの 5VH は、コンデンサ C19 を介してデカップリングされます。すべてのハイサイド デカップリングは、HB 電位を基準とします。

共振タンクインダクタ部品 (T1 ピン 1/2 (内蔵トランスには共振 LR と磁気インダクタンス L_m が含まれている) は、HB から共振コンデンサ C18 を介して一次側リターン RTN (一次側グラウンド) に直列に接続されます。C18 から入力整流コンデンサの端子及びローサイド パワー MOSFET ソース ピン GD に直接、ケルビン接続することをお勧めします。ケルビン接続を行うと、過大なタンク スwitching 電流によって他の小信号グラウンド (GP) が乱されることがなくなります。安全規格コンデンサ C10 は、一次側グラウンド (RTN) と二次側ゼロポルト (GND) を Y コンデンサで接続します。Y コンデンサは、整流コンデンサ C1 でケルビン接続する必要もあります。

LLC 二次側回路図

トランス出力ピン T1 FL3/FL4 は、コンデンサ C27、C28、C30、C31、及び C32 によって整流およびフィルタリングされた正の出力電圧を提供します。これらのコンデンサを組み合わせると、通常はシステムの出力リップルを定義する、低い ESR を実現する必要があります。また、これらのコンデンサの組み合わせの C 値の合計が目的のバースト スレッシュホールドと一致するように選択する必要があります。これらのコンデンサは、二次側グラウンド (GND) からデカップリングされます。トランス出力ピン T1 FL1/FL2 は、同期整流器 MOSFET Q4 及び Q5 を介して二次側グラウンドに整流されるリターンパスです。二次側電力バスは、T1 FL3/FL4 で始まり、C27、C28、C30、C31、C32 を経由し、Q4、Q5 を介してトランス T1 FL1/FL2 に戻ります。この二次側電力バスは LLC の 2 つの各位相間で、できる限り短く、対称に保つ必要があります。また、高電流配線の幅が広がるようレイアウトする必要があります。

LSR2000C (U3) は、5VS 及び BPS ピンで、コンデンサ C9 及び C33/C34 によってデカップリングされます。二次側バイアス巻線 T1 ピン 12 は、ダイオード D7 を介して整流され、コンデンサ C33/C34 によってフィルタリングされます。無負荷時に、二次側バイアス電圧がより低い電圧まで低下することがあり、追加の無負荷時バイアスが、出力電圧 (+24 V) から、抵抗 R30 及びツェナー ダイオード VR1 を介して供給されます。出力電圧は抵抗ブリッジ R36 及び R37 を介して検出され、ローカル コンデンサ C29 のデカップリングによって高周波数ノイズが除去されます。

CMP と GSB 間の補償は、ポールとゼロを提供する部品 R44/C36、及び別のポールを追加する C35 によって行われます。これらの補償部品の値は、ほとんどの設計において適切な開始点となります。トランス IS の巻線 T1/9 は、中電圧信号を提供します。この信号は C37 を介してコンデンサ結合され、抵抗 R48、R49 を介して IS ピンに供給されます。IS 信号は影響を受けやすい高周波数アナログ信号です。コンデンサ C37 を IS ピンから遠ざけて、浮遊容量性カップリングを減らすよう、レイアウトに注意する必要があります。ただし、ノイズ耐性を最適化するには、抵抗 R48 を IS ピンで終端する必要があります。IS 巻線は、一次側巻線インダクタンス ($L_r + L_m$) の電圧の合計をスケールしたものです。

D1/D2 ピンは抵抗 R40、R45 を介して同期整流器 (Q4、Q5) のドレイン電圧を検出します。これらの抵抗は、D1、D2 ピンに流れるグラウンドレベルを下回る電流を制限するために必要です。R40、R45 の最小値は 200 Ω である必要がありますが、これらの抵抗値を 2 倍から 5 倍に引き上げて、SR ターンオフ スレッシュホールドを調整することができます。抵抗 R40 及び R45 の値を引き上げると、SR はより大きな SR 電流でオフになります。言い換えると、抵抗 R40 及び R45 の値を引き上げると、SR は導通サイクルの早い段階でオフになります。

同期 MOSFET Q4、Q5 ドライブは、抵抗 R39、R43 を介して G1/G2 で行われます。ドライブ抵抗はオプションであり、超高周波数 MOSFET ドライブ リングを制限するためのものです。ローカル プルダウン抵抗 R38、R42 は、何らかの理由でゲートドライブが行われない FMEA の場合に、MOSFET Q4、Q5 を確実にオフのままにするために使用されます。

PS ピン抵抗 R50 は、二次側ユーザー機能 (CV や CC モードなど) を選択します。

HiperLCS-2




図 10. HiperLCS-2 一次側 220 W, 24 V LCS726xC.




図 11. HiperLCS-2 絶縁及び二次側 220 W, 24 V LSR2000C.




図 12. PCB レイアウト (上面図)。




図 13. PCB レイアウト (底面図)。

絶対最大定格^{1,2} – LCS726xC

HD ピン電圧 ²	-1.3 V ~ 600 V
HB ピン電圧 ²	-1.3 V ~ 600 V
DC 出力電流 ^{4,5} :	
LCS7260	2.9 A
LCS7262	5.8 A
LCS7265	10.9 A
BPH ピン電圧 ^{3,5}	-0.3 V ~ 27 V
BPL ピン電圧 ⁵	-0.3 V ~ 27 V
BPL ピン電流	50 mA
5VH ピン電圧 ³	-0.3 ~ 6 V
5VL ピン電圧	-0.3 ~ 6 V
FL, PP ピン電圧	-0.3 ~ 6 V
BM ピン電圧	-0.3 ~ 6 V
BM ピン電流	10 mA
L ピン電圧	-0.3 V ~ 600 V
L ピン電流	1 mA
S ピンと GP または GD ピン間の電圧	±0.33 V
ジャンクション温度 ⁵ :	
FREDFET	-40 °C ~ 160 °C
ドライバ	-40 °C ~ 150 °C
保存温度	-65 °C ~ 150 °C
周囲温度	-40 °C ~ 105 °C
リード温度 ⁴	260 °C

注:

- 仕様の最大定格は、一度に 1 回のみであれば製品に回復不能な損傷を与えることなく印加できます。絶対最大定格の状態を長時間続けると、製品の信頼性に悪影響を与えるおそれがあります。
- 特に記載されている場合を除き、ローサイド ソース S と信号グランド GP、GD を基準とするすべての電圧 ($T_A = 25\text{ °C}$)。
- ハーフブリッジ接続 HB に対する電圧 ($T_A = 25\text{ °C}$)。
- 25 °C のケース温度及び 125 °C のジャンクション温度で計算された各 FREDFET の連続 DC 出力電流。
- 通常は内部回路によって制限されます。

熱抵抗

熱抵抗: InSOP-24C パッケージ

LCS7260C (θ_{JA})	74 °C/W ¹ , 59 °C/W ²
LCS7262C (θ_{JA})	68 °C/W ¹ , 53 °C/W ²
LCS7265C (θ_{JA})	63 °C/W ¹ , 51 °C/W ²

注:

- 0.36 平方インチ (232 mm²)、2 オンス (610 g/m²) の銅箔部にはんだ付けされた個々の露出パッド (HB または HD)。
- 1.0 平方インチ (645 mm²)、2 オンス (610 g/m²) の銅箔部にはんだ付けされた個々の露出パッド (HB または HD)。

パラメータ	記号	条件 $T_{JC} = 0\text{ }^{\circ}\text{C} \sim 100\text{ }^{\circ}\text{C}$ BP = BPH = 18 V (特に指定がない場合)	最小	標準	最大	単位	
一次側ハイサイド コントローラ/ドライバ							
BPH ピン							
BPH-HB 低電圧開始スレッシュホールド	$V_{BPH(UV+)}$		12.4	13.2	14	V	
BPH-HB 低電圧停止スレッシュホールド	$V_{BPH(UV-)}$		10.15	10.8	11.3	V	
BPH-HB 開始/停止ヒステリシス	$V_{BPH(UV)(HYST)}$			2.4		V	
BPH (HD) 充電出力電流	$I_{BPH(CH)}$			-1.3		mA	
BPH-HB UV とシャントの間隔	$V_{BPH(SHGAP)}$	注 D を参照		9		V	
BPH-HB シャント開始電圧	$V_{BPH(SHON)}$	$I_{BPHSH} = 250\text{ }\mu\text{A}$	23.00	24.48	25.85	V	
BPH-HB シャント最大電圧	$V_{BPH(SHMX)}$	$I_{BPHSH} = 26\text{ mA}$	23.50	24.55	26.50	V	
BPH シャント電流	$I_{BPH(SH)}$		0		26	mA	
BPH ピン電流消費 (スイッチングあり)	$I_{BPH(SW)}$	$F_{SW} = 208\text{ kHz}$	LCS7260C	1.4	1.7	2.0	mA
			LCS7262C	1.9	2.2	2.5	mA
			LCS7265C	3.0	3.3	3.6	mA
BPH ピン電流消費 (スイッチングなし)	$I_{BPH(NSW)}$	スイッチングなし $V_{BPH} > V_{BPH(UV+)}$	90	115	150	μA	
5VH ピン							
5VH-HB 起動スレッシュホールド	$V_{5VH(UV+)}$	注 A を参照	4.85	4.9	4.99	V	
5VH-HB 起動スレッシュホールド	$V_{5VH(UV-)}$	注 A を参照	4.45	4.55	4.7	V	
5VH-HB 起動ヒステリシス	$V_{5VH(UV)(HYST)}$	注 A を参照	0.3	0.35	0.4	V	
5VH-HB 出力電圧	V_{5VH}	$I_{5VH} = 0\text{ mA}$		5.17		V	
一次側ローサイド コントローラ/ドライバ							
BPL ピン							
BPL 低電圧開始スレッシュホールド	$V_{BPL(UV+)}$		13	13.7	14.3	V	

パラメータ	記号	条件 $T_{JC} = 0\text{ }^{\circ}\text{C} \sim 100\text{ }^{\circ}\text{C}$ $BP = BPH = 18\text{ V}$ (特に指定がない場合)	最小	標準	最大	単位	
一次側ローサイドコントローラ/ドライバ (続き)							
BPL 低電圧停止スレッシュホールド	$V_{BPL(UV-)}$		10.4	11.4	12	V	
BPL 開始/停止ヒステリシス	$V_{BPL(UV)(HYST)}$			2.3		V	
BPL (HD) 低充電電流	$I_{BPL(CH)LO}$	$V_{HB} = 50\text{ V}, V_{BP} = 0\text{ V}$	-2.2	-1.9	-1.55	mA	
BPL (HD) 充電出力電流	$I_{BPL(CH)}$	$V_{HB} = 50\text{ V}, V_{BP} = 10\text{ V}$	-10	-7.7	-4.2	mA	
BPL UV とシャントの間隔	$V_{BPL(SHGAP)}$	注 D を参照		9		V	
BPL シャント開始電圧	$V_{BPL(SHON)}$	$I_{BPLSH} = 500\text{ }\mu\text{A}$	20.56	21.61	22.68	V	
BPL シャント最大電圧	$V_{BPL(SHMX)}$	$I_{BPLSH} = 26\text{ mA}$	20.70	21.83	23.50	V	
BPL ピン電流消費 (スイッチングなし)	$I_{BPL(SW)}$	$F_{SW} = 208\text{ kHz}$	LCS7260C	2.4	2.7	3.2	mA
			LCS7262C	3	3.3	3.6	mA
			LCS7265C	4.1	4.5	5.0	mA
BPL ピン電流消費 (スイッチングなし)	$I_{BPL(NSW)}$	スイッチングなし $V_{BPL} > V_{BPL(UV+)}$	600	780	950	μA	
5VL ピン							
5VL 起動スレッシュホールド	$V_{5VL(UV+)}$	$C5VL = 1\text{ }\mu\text{F} / 10\text{ V}$ セラミック 注 A を参照	4.85	4.9	4.99	V	
5VL 起動スレッシュホールド	$V_{5VL(UV-)}$	$C5VL = 1\text{ }\mu\text{F} / 10\text{ V}$ セラミック 注 A を参照	4.45	4.55	4.70	V	
5VL 起動スレッシュホールド	$V_{5VL(HYST)}$	$C5VL = 1\text{ }\mu\text{F} / 10\text{ V}$ セラミック 注 A を参照	0.30	0.35	0.40	V	
5VL 出力電圧	V_{5VL}	$I_{5VL} = 0\text{ mA}$		5.15		V	
BM ピン							
BM – オントリガ期間 (FL なし)	$T_{BM(ON)}$	注 A を参照		5		ms	
BM – オントリガデバウンス	$T_{BM(DB)}$	注 A を参照		5		sec.	
BM – オフトリガ期間 (FL あり)	$T_{BM(OFF)}$	注 A を参照		2		ms	
BM – 電流源	$I_{BM(SRC)}$	BM 高電圧駆動、 $V_{BM} = 0\text{ V}$ 注 A、C を参照		-19		mA	
BM – シンク電流	$I_{BM(SNK)}$	BM 低電圧駆動、 $V_{BM} = V_{5VL}$ 注 A を参照		24		mA	
BM – オン出力電圧	$V_{BM(ON)}$	$I_{BM} = -2\text{ mA}$	4.2	4.65		V	
BM – オフ出力電圧	$V_{BM(OFF)}$	$I_{BM} = +2\text{ mA}$		0.005	0.1	V	
FL ピン							
FL – ロジック 1 入力高電圧	$V_{FL(IH)}$			3.2	3.5	V	
FL – ロジック 0 入力低電圧	$V_{FL(IL)}$		1.2	1.5		V	

パラメータ	記号	条件 $T_{JC} = 0\text{ }^{\circ}\text{C} \sim 100\text{ }^{\circ}\text{C}$ BP = BPH = 18 V (特に指定がない場合)	最小	標準	最大	単位
一次側ローサイド コントローラ/ドライバ (続き)						
L ピン						
L ピン ブレークダウン電圧	$V_{L(BV)}$	L ピン無効 (ハースト オフ状態)	600			V
L ピン UV 停止スレッショールド電流	$I_{L(UV-)}$		44	49	54	μA
L ピン UV リスタート スレッショールド電流	$I_{L(UV+)}$		58	63.5	69	μA
L ピン OV リスタート スレッショールド電流	$I_{L(OV-)}$		98	108	118	μA
L ピン OV 停止スレッショールド電流	$I_{L(OV+)}$		110	123	135	μA
L ピン UV ヒステリシス電流	$I_{L(UV)(HYST)}$		12.0	14.6	17.2	
L ピン OV ヒステリシス電流	$I_{L(OV)(HYST)}$		12.5	15.2	18.2	
L ピン シンク電流	$I_{L(SNK)}$	注 A, C を参照	200			μA
L ピン シンク電圧 UV 停止	$V_{L(SNK)(UV-)}$	$I_{L(SNK)} = I_{L(UV-)}$		1.6		V
L ピン シンク電圧 UV 開始	$V_{L(SNK)(UV+)}$	$I_{L(SNK)} = I_{L(UV+)}$		1.7		V
L ピン シンク電圧 OV 開始	$V_{L(SNK)(OV-)}$	$I_{L(SNK)} = I_{L(OV-)}$		2.0		V
L ピン シンク電圧 OV 停止	$V_{L(SNK)(OV+)}$	$I_{L(SNK)} = I_{L(OV+)}$		2.1		V
PP ピン						
PP ピン リモートオフ スレッショールド	$I_{PP(REM-)}$		-17	-13.5	-10	μA
PP ピン リモートオン スレッショールド	$I_{PP(REM+)}$		-47	-39	-32	μA
PP ピン リモートオン/オフ ヒステリシス	$I_{PP(REM)(HYST)}$		20	25.5	31	μA
PP ピン リモートオン電圧	$V_{PP(REM+)}$			0.81		V
PP ピン リモートオフ電圧	$V_{PP(REM-)}$			0.86		V
PP ピン異常クリア スレッショールド	$I_{PP(FLT-)}$		-93	-79	-66	μA
PP ピン異常アサート スレッショールド	$I_{PP(FLT+)}$		-95	-81	-68	μA
PP ピン リモートオン/オフ ヒステリシス	$I_{PP(FLT)(HYST)}$			1		μA
PP ピン異常アサート電圧	$V_{PP(FLT+)}$			0.75		V

パラメータ	記号	条件 $T_{JC} = 0\text{ }^{\circ}\text{C} \sim 100\text{ }^{\circ}\text{C}$ $BP = BPH = 18\text{ V}$ (特に指定がない場合)	最小	標準	最大	単位
一次側ローサイドコントローラ/ドライバ (続き)						
PP ピン選択 0 抵抗	$R_{PP(SEL0)}$	必要な抵抗 1% E96 シリーズ		59		$k\Omega$
PP ピン選択 1 抵抗	$R_{PP(SEL1)}$	必要な抵抗 1% E96 シリーズ		158		$k\Omega$
PP ピン選択 2 抵抗	$R_{PP(SEL2)}$	必要な抵抗 1% E96 シリーズ		226		$k\Omega$
PP ピン選択 3 抵抗	$R_{PP(SEL3)}$	必要な抵抗 1% E96 シリーズ		316		$k\Omega$
PP ピン選択 4 抵抗	$R_{PP(SEL4)}$	必要な抵抗 1% E96 シリーズ		412		$k\Omega$
PP ピン選択 5 抵抗	$R_{PP(SEL5)}$	必要な抵抗 1% E96 シリーズ		536		$k\Omega$
PP ピン選択 6 抵抗	$R_{PP(SEL6)}$	必要な抵抗 1% E96 シリーズ		715		$k\Omega$
PP ピン選択 7 抵抗	$R_{PP(SEL7)}$	必要な抵抗 1% E96 シリーズ		1020		$k\Omega$
HB MOSFET						
HB-S ブレークダウン電圧 定格	$V_{HBS(BV)}$		600			V
HB-S 逆 電圧定格	$V_{HBS(BV)}$	注 A を参照	-1.5			V
S ピンへの HB 起動充電前 電流	$I_{HB(PRE)}$			2		mA
HB $R_{DS(ON)}$	$R_{DS(ON)}$	$I_{HB} = 0.8\text{ A}, T_{JS} = 25\text{ }^{\circ}\text{C},$ 400 μs シングル パルス	LCS7260	1.49		Ω
		$I_{HB} = 1.6\text{ A}, T_{JS} = 25\text{ }^{\circ}\text{C},$ 400 μs シングル パルス	LCS7262	0.73		Ω
		$I_{HB} = 3.2\text{ A}, T_{JS} = 25\text{ }^{\circ}\text{C},$ 400 μs シングル パルス	LCS7265	0.41		Ω
結合された HB Q_{OSS} (0 ~ 480 VDC)	$Q_{HB(OSS)(480V)}$	$V_{GS} = 0\text{ V}, V_{DS} = 0 \sim 480\text{ V},$ 注 D を参照	LCS7260	44		nC
			LCS7262	87		nC
			LCS7265	159		nC
HB 安全 カレントリミット	$I_{HB(SFTY)}$	注 C 参照	LCS7260	2.7		A
			LCS7262	5.4		A
			LCS7265	10.1		A

パラメータ	記号	条件 $T_{JC} = 0\text{ }^{\circ}\text{C} \sim 100\text{ }^{\circ}\text{C}$ $BP = BPH = 18\text{ V}$ (特に指定がない場合)	最小	標準	最大	単位
一次側ローサイドコントローラ/ドライバ (続き)						
HB MOSFET						
HB 起動 カレントリミット	$I_{HB(10VL)}$	注 C 参照	LCS7260		1.9	A
			LCS7262		3.7	A
			LCS7265		7.0	A
HB 起動 ローカレント リミット	$I_{HB(10VL-)}$	注 C、D を参照	LCS7260		0.66	A
			LCS7262		1.29	A
			LCS7265		2.43	A
HB ダイオード						
HB ダイオード 順方向電圧	$V_{HB(F)}$	$I_F = 1.0\text{ A}, V_{GS} = 0\text{ V},$ $T_J = 100\text{ }^{\circ}\text{C}$ 注 D を参照	LCS7260		1.13	V
			LCS7262		0.9	V
			LCS7265		0.8	V
HB ダイオード 逆回復電流	$I_{HB(RRM)}$	$I_F = I_{HB(RRM)}\text{ A}, di/dt = 200\text{ A}/\mu\text{s},$ $V_R = 400\text{ V}, T_J = 125\text{ }^{\circ}\text{C}$ 注 D を参照	LCS7260		4.0	A
			LCS7262		5.6	A
			LCS7265		8	A
HB ダイオード 逆回復時間	$T_{HB(RR)}$	$I_F = I_{HB(RRM)}\text{ A}, di/dt = 200\text{ A}/\mu\text{s},$ $V_R = 400\text{ V}, T_J = 125\text{ }^{\circ}\text{C}$ 注 D を参照	LCS7260		110	ns
			LCS7262		170	ns
			LCS7265		200	ns
HB ダイオード 逆回復充電	$Q_{HB(RR)}$	$I_F = I_{HB(RRM)}\text{ A}, di/dt = 200\text{ A}/\mu\text{s},$ $V_R = 400\text{ V}, T_J = 125\text{ }^{\circ}\text{C}$ 注 D を参照	LCS7260		220	nC
			LCS7262		480	nC
			LCS7265		840	nC

パラメータ	記号	条件 $T_{JC} = 0\text{ }^{\circ}\text{C} \sim 100\text{ }^{\circ}\text{C}$ BP = BPH = 18 V (特に指定がない場合)	最小	標準	最大	単位
一次側ローサイド コントローラ/ドライバ (続き)						
HD ピン						
HD-S ブレークダウン電圧	$V_{HDS(BV)}$		600			V
HD-HB ブレークダウン電圧 定格	$V_{HBHD(BV)}$		600			V
HD-HB 逆電圧定格	$V_{HBS(BV)}$	注 A を参照	-1.5			V
ハーフブリッジ過熱停止	$HB_{(OT)(STOP)}$	注 A を参照	131	139	147	$^{\circ}\text{C}$
ハーフブリッジ過熱ヒステリシス	$HB_{(OT)(HYST)}$	注 A を参照	10	14	18	$^{\circ}\text{C}$
LS コントローラ過熱停止	$LS_{(OT)(STOP)}$	注 A を参照	115	125	135	$^{\circ}\text{C}$
LS コントローラ過熱開始	$LS_{(OT)(START)}$	注 A を参照	66	78	90	$^{\circ}\text{C}$

注:

- A. テスト済みパラメータではありません。標準値を参照して設計してください。
- B. 一般的な LLC 応用回路内にあります。
- C. 通常は内部回路によって制限されます。
- D. テスト済みパラメータではありません。デバイス特性に基づいています。

絶対最大定格^{1,2} – LSR2000C

BPS ピン電圧-0.3 V ~ 25 V
BPS 電流2 A
D1, D2 ピン電圧-1.5 V ~ 150 V
FB ピン電圧-0.3 V ~ 6 V
CMP ピン電圧-0.3 V ~ 6 V
G1, G2 ピン電圧-0.3 V ~ 20 V
IS ピン電圧-0.3 V ~ 5 V
5VS ピン電圧-0.3 V ~ 6 V
5VL ピン電圧 (GP に関する)-0.3 V ~ 6 V
FL ピン電圧 (GP に関する)-0.3 V ~ 6 V
ジャンクション温度 ³-40 ~ 150 °C
保存温度-65 °C ~ 150 °C
周囲温度-40 °C ~ 105 °C
リード温度 ⁴ 260 °C

注:

- 特に指定がない限り、すべての電圧は GSA、GSB を基準とし、 $T_A = 25\text{ °C}$ 。
- 仕様の最大定格は、一度に 1 回のみであれば製品に回復不能な損傷を与えることなく印加できます。絶対最大定格の状態を長時間続けると、製品の信頼性に悪影響を与えるおそれがあります。
- 通常は内部回路によって制限されます。
- ケースから 1/16 インチの点で 5 秒間。
- 500 msec 未満の絶対最大電圧は 3 V です。

熱抵抗

熱抵抗: InSOP-24D

(θ_{JA}) 90 °C/W¹

注:

- ピン 2 と 12 は 0.36 平方インチ (232 mm²)、2 オンス (610 g/m²) の共有銅箔部にはんだ付け。

パラメータ	条件	定格	単位
UL1577 に対応する定格			
二次側電力定格	TAMB = 25 °C 注 A を参照	820	mW
二次側電力定格	TAMB = 105 °C	300	mW
二次側電流定格	TAMB = 25 °C 注 A を参照	34	mA
パッケージの特性			
空間距離		11.35	mm (最小)
沿面距離		11.35	mm (最小)
絶縁距離 (DTI)		0.4	mm (最小)
過渡絶縁電圧		6	kV (最小)
比較トラッキング指数 (CTI)		600	-

注 A: UL テストに関する備考: 二次側ピン 7 BPS は二次側の IC 内部コントローラに電力を供給し、定電流負荷として機能します。このピンは、仕様に記載されている 8 ~ 24 VDC 範囲の電圧を受け入れるためのものであり、電圧範囲の上限において最大 818 mW を供給します。

パラメータ	記号	条件 BPS = 12 V $T_j = 0\text{ }^\circ\text{C} \sim 100\text{ }^\circ\text{C}$ (特に指定がない場合)	最小	標準	最大	単位	
安全絶縁バリアの二次側							
FREQUENCY ピン							
FMIN 周波数範囲 0	$F_{\text{MIN}(\text{FR}0)}$	注 A を参照	LSR2000C H001	21	23	24	kHz
FMIN 周波数範囲 1	$F_{\text{MIN}(\text{FR}1)}$		LSR2000C H002	28	30	32	kHz
FMIN 周波数範囲 2	$F_{\text{MIN}(\text{FR}2)}$		LSR2000C H003	41	45	47	kHz
FMIN 周波数範囲 3	$F_{\text{MIN}(\text{FR}3)}$		LSR2000C H004	55	60	63	kHz
FMAX 周波数範囲 0	$F_{\text{MAX}(\text{FR}0)}$		LSR2000C H001	123	135	141	kHz
FMAX 周波数範囲 1	$F_{\text{MAX}(\text{FR}1)}$		LSR2000C H002	167	183	191	kHz
FMAX 周波数範囲 2	$F_{\text{MAX}(\text{FR}2)}$		LSR2000C H003	246	270	282	kHz
FMAX 周波数範囲 3	$F_{\text{MAX}(\text{FR}3)}$		LSR2000C H004	334	366	383	kHz
BPS ピン							
BPS 低電圧シャットダウン スレッシュホールド	$V_{\text{BPS}(\text{UV}-)}$		7.0	7.25	7.5	V	
BPS UV 開始スレッシュホールド超過	$V_{\text{BPS}(\text{UV}+)}$		7.3	7.55	7.8	V	
BPS 開始/停止ヒステリシス	$V_{\text{BPS}(\text{UV})(\text{HYST})}$			0.29		V	
BPS ピン電流 (バースト)	$I_{\text{BPS}(\text{BURST})}$	超軽負荷スイッチング G1, G2 フローティングで動作、注 D を参照		600		μA	
BPS ピン電流消費	$I_{\text{BPS}(\text{SW})}$	G1, G2 フローティングのデバイス $V_{\text{BPS}} = V_{\text{BPS}(\text{UV}+)}$	LSR2000C-H001 (90 kHz)		9.9		mA
			LSR2000C-H002 (120 kHz)		12.5		mA
			LSR2000C-H003 (180 kHz)		17.6		mA
			LSR2000C-H004 (240 kHz)		23.2		mA
5VS ピン							
5VS 二次側 起動スレッシュホールド	$V_{\text{5VS}(\text{UV}+)}$	$C_{\text{5VS}} = 1\text{ }\mu\text{F} / 10\text{ V}$ セラミック 注 A を参照	4.25	4.30	4.37	V	
5VS 二次側 停止スレッシュホールド	$V_{\text{5VSU}(\text{V}-)}$	$C_{\text{5VS}} = 1\text{ }\mu\text{F} / 10\text{ V}$ セラミック 注 A を参照	4.15	4.2	4.25	V	
5VS ヒステリシス	$V_{\text{5VS}(\text{HYST})}$	$C_{\text{5VS}} = 1\text{ }\mu\text{F} / 10\text{ V}$ セラミック 注 A を参照	0.08	0.1	0.12	V	
5VS 出力電圧	V_{5VS}	$I_{\text{5VS}} = 0\text{ mA}$ 、注 A を参照		5.18		V	
IS ピン							
IS ピン入力コモンモード電圧	$V_{\text{IS}(\text{CM})}$			2.8		V	
IS ピン入力インピーダンス	$R_{\text{IS}(\text{IN})}$		3.2	3.7	4.3	$\text{k}\Omega$	
IS ピン入力電流 クリップ スレッシュホールド	$I_{\text{IS}(\text{CLP})}$		-44	-39	-32	μA	
IS ピン ゲイン	$G_{\text{IS}(\text{CMP})}$		-74	-72	-70	kV/A	
IS ポール	$F_{\text{IS}(\text{CMP})}$	注 A を参照	2.1	3.3	4.4	MHz	

パラメータ	記号	条件 BPS = 12 V $T_j = 0\text{ }^\circ\text{C} \sim 100\text{ }^\circ\text{C}$ (特に指定がない場合)	最小	標準	最大	単位
安全絶縁バリアの二次側 (続き)						
CMP ピン						
CMP ピン最大出力電流	$I_{\text{CMP(OUT)(MAX)}}$	$V_{\text{FB}} = V_{\text{FB(STOP)(TH)}}$ 注 D を参照	50	80	140	μA
CMP ピン バースト オフ 2.5 V プル	$R_{\text{CMP(PULL)(2V5)}}$	バーストオフ状態中 注 A を参照		1		$\text{M}\Omega$
FB ピン						
FB ピン REF スレッシュホールド	$V_{\text{FB(REF)}}$	V_{FB} (ICMP = 0 の時点)	3.7	3.75	3.8	V
FB ピン停止プラス スレッシュホールド	$V_{\text{FBSTOP(TH)}}$		3.91	3.96	4.01	V
FB ピン停止 - VFBREF	$V_{\text{FBSTOP(DIFF)}}$	電圧差 ($V_{\text{FBSTOP(TH)}} - V_{\text{FBREF}}$)	194	210	226	mV
FB ピン最大スレッシュホールド	$V_{\text{FB(MAX)(TH)}}$		3.72	3.77	3.81	V
FB ピン最大 - VFBREF	$V_{\text{FB(MAX)(DIFF)}}$	電圧差 ($V_{\text{FB(MAX)(TH)}} - V_{\text{FBREF}}$)	6	19	32	mV
FB ピン最小スレッシュホールド	$V_{\text{FB(MIN)(TH)}}$		3.69	3.73	3.77	V
FB ピン最小 - VFBREF	$V_{\text{FB(MIN)(DIFF)}}$	電圧差 ($V_{\text{FB(MIN)(TH)}} - V_{\text{FBREF}}$)	-32	-19	-6	mV
FB ピン REG スレッシュホールド	$V_{\text{FBREG(TH)}}$		3.7	3.75	3.8	V
FB ピン REG - VFBREF	$V_{\text{FBREG(DIFF)}}$	電圧差 ($V_{\text{FBREG(TH)}} - V_{\text{FBREF}}$)	-14	0	14	mV
FB ピン電圧差 (VREG - VMIN)	$V_{\text{FBREG(MIN)}}$		6	19	32	mV
FB ピン電圧差 (VMAX - VMIN)	$V_{\text{FB(MAX)MIN}}$		25	39	52	mV
FB ピン MINBOOST スレッシュホールド	$V_{\text{FBBSTN(TH)}}$		3.54	3.60	3.65	V
FB ピン MINBOOST VFBREF	$V_{\text{FBBSTN(DIFF)}}$	電圧差 ($V_{\text{FBBSTN(TN)}} - V_{\text{FBREF}}$)	-160	-148	-136	mV
FB ピン MAXBOOST スレッシュホールド	$V_{\text{FBBSTP(TH)}}$		3.75	3.8	3.85	V
FB ピン MAXBOOST VFBREF	$V_{\text{FBBSTP(DIFF)}}$	電圧差 ($V_{\text{FBBSTP(TN)}} - V_{\text{FBREF}}$)	42	55	68	mV
FB CMP トランス コンダクタンス の通常ゲイン	$G_{\text{FB(CMP)(NORM)}}$	$T_j = 25\text{ }^\circ\text{C}$ $V_{\text{FB}} > V_{\text{FBBSTN(TH)}}$ 及び $V_{\text{FB}} < V_{\text{FBBSTP(TH)}}$	85	95	105	$\mu\text{A}/\mu\text{V}$
FB CMP トランス コンダクタンス の昇圧ゲイン	$G_{\text{FB(CMP)(BST)}}$	$T_j = 25\text{ }^\circ\text{C}$ $V_{\text{FB}} < V_{\text{FBBSTN(TH)}}$ または $V_{\text{FB}} > V_{\text{FBBSTP(TH)}}$	325	365	405	$\mu\text{A}/\mu\text{V}$
トランス インピーダンス 100 °C / 25 °C 比率	$G_{\text{FB(CMP)(RATIO)}}$	注 D を参照		93		%
FB ボール周波数	$\text{FB}_{\text{(BW)}}$	注 A を参照	187	316	654	kHz
FB ピン ブリード電流	$I_{\text{FB(DN)}}$	$T_j = 25\text{ }^\circ\text{C}$, 注 A を参照		100		nA



パラメータ	記号	条件 BPS = 12 V $T_j = 0\text{ }^{\circ}\text{C} \sim 100\text{ }^{\circ}\text{C}$ (特に指定がない場合)	最小	標準	最大	単位	
安全絶縁バリアの二次側 (続き)							
PS ピン							
PS ピン リモートオフ スレッシュホールド	$I_{PS(REM-)}$		-26	-22	-17	μA	
PS ピン リモートオン スレッシュホールド	$I_{PS(REM+)}$		-47	-40	-33	μA	
PS ピン リモートオン/オフ ヒステリシス	$I_{PS(REM)(HYST)}$			18		μA	
PS ピン リモートオフ電圧	$V_{PS(REM-)}$	注 A を参照		0.85		V	
PS ピン リモートオン電圧	$V_{PS(REM+)}$	注 A を参照		0.85		V	
PS ピン 選択 0 抵抗	$R_{PS(SEL0)}$	必要な抵抗 1% E96 シリーズ		75		$\text{k}\Omega$	
PS ピン 選択 1 抵抗	$R_{PS(SEL1)}$	必要な抵抗 1% E96 シリーズ		75		$\text{k}\Omega$	
PS ピン 選択 2 抵抗	$R_{PS(SEL2)}$	必要な抵抗 1% E96 シリーズ		75		$\text{k}\Omega$	
PS ピン 選択 3 抵抗	$R_{PS(SEL3)}$	必要な抵抗 1% E96 シリーズ		169		$\text{k}\Omega$	
PS ピン 選択 4 抵抗	$R_{PS(SEL4)}$	必要な抵抗 1% E96 シリーズ		169		$\text{k}\Omega$	
PS ピン 選択 5 抵抗	$R_{PS(SEL5)}$	必要な抵抗 1% E96 シリーズ		255		$\text{k}\Omega$	
PS ピン 選択 6 抵抗	$R_{PS(SEL6)}$	必要な抵抗 1% E96 シリーズ		340		$\text{k}\Omega$	
PS ピン 選択 7 抵抗	$R_{PS(SEL7)}$	必要な抵抗 1% E96 シリーズ		499		$\text{k}\Omega$	
G1 及び G2 ピン							
G1、G2 クランプ電圧 (周波数 0、1)	$V_{G1(CLMP)}$ $V_{G2(CLMP)}$	BPS = 15 V	LSR2000C H001、H002	10.3	11.7	13.5	V
G1、G2 クランプ電圧 (周波数 2、3)	$V_{G1(CLMP)}$ $V_{G2(CLMP)}$	BPS = 15 V	LSR2000C H003、H004	5.0	6.0	7.0	V
G1、G2 BP 電圧降下	$V_{G1(CLMP)(DROP)}$ $V_{G2(CLMP)(DROP)}$	BPS = 15 V 注 A を参照		0.65	1.1	1.5	V
G1、G2 供給電流	$I_{G1(SOURCE)}$ $I_{G2(SOURCE)}$	BPS = 15 V、 $V_{G1} = V_{G2} = 0\text{ V}$		0.65	1.1	1.5	A
G1、G2 シンク電流	$I_{G1(SINK)}$ $I_{G2(SINK)}$	BPS = 15 V、 $V_{G1} = V_{G2} = V_{G1}(CLMP)$		1.6	2	2.2	A

パラメータ	記号	条件 BPS = 12 V $T_j = 0\text{ }^\circ\text{C} \sim 100\text{ }^\circ\text{C}$ (特に指定がない場合)	最小	標準	最大	単位
安全絶縁バリアの二次側 (続き)						
D1 及び D2 ピン						
D1, D2 ブレークダウン電圧	BV_{D1D2}		150			V
D1, D2 外付け抵抗	$R_{D1D2(EXT)}$	SR FET ドレインと D1, D2 ピン間の推奨外付け R	200		1500	Ω
D1, D2 逆電流	$I_{D1D2(INV)}$	GND 未満時に D1, D2 からの許容電流	-5			mA
D1, D2 SR オン スレッシュ ホールド	$V_{D1D2ON(TH)}$	注 E を参照	-275	-250	-210	mV
D1, D2 SR オフ スレッシュ ホールド	$V_{D1D2OFF(TH)}$	注 E を参照	3	8.5	12.5	mV
D1, D2 SR オフ スレッシュ ホールド一致	$\Delta V_{D1D2OFF}$		-2.6	0	2.6	mV
D1, D2 出力バイアス 電流 - オフ	$I_{D1D2OFF}$	$V_{D1D2OFF(TH)}$ における D1, D2 からのバイアス電流	-17	-13	-9	μA
二次側制御過熱						
二次側制御過熱停止	$SC_{(OT)(STOP)}$	注 A を参照	123	130	137	$^\circ\text{C}$
二次側制御過熱開始	$SC_{(OT)(START)}$	注 A を参照		75		$^\circ\text{C}$
安全絶縁バリアの一次側						
5VL ピン						
5VL 起動 スレッシュホールド	$V_{5VL(UV+)}$	C5VL = 1 μF / 10 V セラミック	3	3.5	4	V
5VL 起動 ヒステリシス	$V_{5VL(HYST)}$	C5VL = 1 μF / 10 V セラミック		1.5		V
FL ピン						
FL - ロジック 1 出力電圧	$V_{FL(1)}$	$I_{FL} = 10\text{ mA}, 5VL = 5\text{ V}$	4.55	4.7	4.929	V
FL - ロジック 0 出力電圧	$V_{FL(0)}$	$I_{FL} = +10\text{ mA}$	0.17	0.25	0.42	V

注:

- テスト済みパラメータではありません。標準値を参照して設計してください。
- 一般的な LLC 応用回路内にあります。
- 通常は内部回路によって制限されます。
- テスト済みパラメータではありません。デバイス特性に基づいています。
- 量産試験の制限です。SR MOSFET ドレイン (D1, D2) で観察された動作スレッシュホールドです。選択した D1, D2 抵抗 $R_{D1D2(EXT)}$ の値にも依存します。

InSOP-24C




PCB ハットレレイアウト

注: 記載されている基板のフットプリントは、パッケージと基板間の治面距離を含む、基本的な熱、機械、電気的相互接続に関する最小限の推奨レイアウトです。特定用途の要件に基づいて変更されます。たとえば、放熱性を高める場合は銅箔部を追加し、基板の治面距離が長くなった場合は銅箔部を減らします。

- 注:
1. 寸法と許容差は ASME Y14.5M - 1994 に準拠します。
 2. 図示した寸法は、プラスチック製本体の最外部で判断しています。これには、モールドフラックシム、タイパバリ、ゲートのバリ、及びリード間フラックシムは含まれませんがプラスチック製本体の上部及び下部の間のずれを含みます。最大金型突起は、側面ごとに 0.18 mm です。
 3. 図示した寸法は、メッキ厚を含みます。
 4. リード間の跡バリまたは突起を含みません。
 5. 寸法の単位はミリ表示。
 6. A、B のデータは、H のデータによって決まります。
 7. 露出パッドのサイズ及び位置の寸法は参考用です。

InSOP-24D




- 注:
1. 寸法と許容差は ASME Y14.5M - 1994 に準拠します。
 2. 図示した寸法は、プラスチック製本体の最外部で判断していただきます。これには、モールドフラッシュ、タイバーバリ、ゲートのバリ、リード間の鉛バリは含まれませんが、プラスチック製本体の上部及び下部の間のすれを含みます。最大突出量は、側面図に 0.18 [0.007] です。
 3. 図示した寸法は、メッキ厚を含みます。
 4. リード間の鉛バリまたは突起を含みません。
 5. 寸法の単位はミリ (インチ) 表示。
 6. A、B のデータは、H のデータによって決まります。

PL-8106-052620
 POD-inSOP-24D Rev C
 POD_inSOP-24D_C_052920

パッケージのマーク

InSOP-24C



- A. Power Integrations の登録商標
- B. 組立日コード、西暦の下 2 桁 (YY) とそれに続く 2 桁 (WW) の週番号
- C. 製品識別 (部品番号/パッケージ タイプ)
- D. ロット識別コード


PI-9310-021121

品番コード体系表



パッケージのマーク


InSOP-24D



- A. Power Integrations の登録商標
- B. 組立日コード、西暦の下 2 桁 (YY) とそれに続く 2 桁 (WW) の週番号
- C. 製品識別 (部品番号/パッケージ タイプ)
- D. ロット識別コード
- E. ピン 1 インジケータ
- F. 機能コード

PI-9311-021621

品番コード体系表



機能コード	周波数の範囲	公称周波数
H001	0	90 kHz
H002	1	120 kHz
H003	2	180 kHz
H004	3	240 kHz

MSL テーブル

部品番号	MSL 定格
LCS7260C	3
LCS7262C	3
LCS7265C	3
LSR2000C	3

改訂	注	日付
B	製造リリース。	2021年3月
C	更新。	2022年3月
D	追加のエラーコードを含む更新。	2022年11月

最新の情報については、弊社 **Web** サイト www.power.com をご覧ください。

Power Integrations は、信頼性や生産性を向上するために、いつでも製品を変更する権利を保有します。Power Integrations は、ここに記載した機器または回路を使用したことから生じる事柄について責任を一切負いません。Power Integrations は、ここでは何らの保証もせず、商品性、特定目的に対する適合性、及び第三者の権利の非侵害性の黙示の保証などが含まれますがこれに限定されず、すべての保証を明確に否認します。

特許情報

ここで例示した製品及びアプリケーション（製品の外付けトランス構造と回路も含む）は、米国及び他国の特許の対象である場合があります。また、Power Integrations に譲渡された米国及び他国の出願中特許の対象である可能性があります。Power Integrations が保有する特許の全リストは、www.power.com に掲載されています。Power Integrations は、www.power.com/ip.htm に定めるところに従って、特定の特許権に基づくライセンスを顧客に許諾します。

生命維持に関する方針

Power Integrations の社長の書面による明示的な承認なく、Power Integrations の製品を生命維持装置またはシステムの重要な構成要素として使用することは認められていません。ここで使用した用語は次の意味を持つものとします。

- 「生命維持装置またはシステム」とは、(i) 外科手術による肉体への埋め込みを目的としているか、または (ii) 生命活動を支援または維持するものであり、かつ (iii) 指示に従って適切に使用した時に動作しないと、利用者に深刻な障害または死をもたらすと合理的に予想されるものです。
- 「重要な構成要素」とは、生命維持装置またはシステムの構成要素のうち、動作しないと生命維持装置またはシステムの故障を引き起こすか、あるいは安全性または効果に影響を及ぼすと合理的に予想される構成要素です。

Power Integrations, Power Integrations ロゴ、CAPZero、ChiPhy、CHY、DPA-Switch、EcoSmart、E-Shield、eSIP、eSOP、HiperLCS、HiperPLC、HiperPFS、HiperTFS、InnoSwitch、Innovation in Power Conversion、InSOP、LinkSwitch、LinkZero、LYTSwitch、SENZero、TinySwitch、TOPSwitch、PI、PI Expert、PowiGaN、SCALE、SCALE-1、SCALE-2、SCALE-3、及び SCALE-iDriver は Power Integrations, Inc. の商標です。その他の商標は、各社の所有物です。
©2022, Power Integrations, Inc.

Power Integrations の世界各国の販売サポート担当

世界本社 5245 Hellyer Avenue San Jose, CA 95138, USA 代表: +1-408-414-9200 カスタマー サービス: 上記以外の国: +1-65-635-64480 南北アメリカ: +1-408-414-9621 電子メール: usasales@power.com	ドイツ (AC-DC/LED/モーター制御販売) Einsteinring 24 85609 Dornach/Aschheim Germany 電話: +49-89-5527-39100 電子メール: eurosales@power.com	イタリア Via Milanese 20, 3rd.Fl. 20099 Sesto San Giovanni (MI) Italy 電話: +39-024-550-8701 電子メール: eurosales@power.com	シンガポール 51 Newton Road #19-01/05 Goldhill Plaza Singapore, 308900 電話: +65-6358-2160 電子メール: singaporeales@power.com
中国 (上海) Rm 2410, Charity Plaza, No. 88 North Caoxi Road Shanghai, PRC 200030 電話: +86-21-6354-6323 電子メール: chinasales@power.com	ドイツ (ゲートドライバ販売) HellwegForum 3 59469 Ense Germany 電話: +49-2938-64-39990 電子メール: igbt-driver.sales@power.com	日本 〒222-0033 神奈川県横浜市 港北区新横浜 1-7-9 友泉新横浜一丁目ビル 電話: +81-45-471-1021 電子メール: japansales@power.com	台湾 5F, No. 318, Nei Hu Rd., Sec.1 Nei Hu Dist. Taipei 11493, Taiwan R.O.C. 電話: +886-2-2659-4570 電子メール: taiwansales@power.com
中国 (深圳) 17/F, Hivac Building, No. 2, Keji Nan 8th Road, Nanshan District, Shenzhen, China, 518057 電話: +86-755-8672-8689 電子メール: chinasales@power.com	インド #1, 14th Main Road Vasanthanagar Bangalore-560052 India 電話: +91-80-4113-8020 電子メール: indiasales@power.com	韓国 RM 602, 6FL Korea City Air Terminal B/D, 159-6 Samsung-Dong, Kangnam-Gu, Seoul, 135-728, Korea 電話: +82-2-2016-6610 電子メール: koreasales@power.com	英国 Building 5, Suite 21 The Westbrook Centre Milton Road Cambridge CB4 1YG 電話: +44 (0) 7823-557484 電子メール: eurosales@power.com